Proyecto de investigación


Circuitos y Arquitecturas con Dispositivos Steep Slope para Aplicaciones de muy Bajo Consumo de Potencia
logo financiador

Responsable: María José Avedillo de Juan / José María Quintana Toledo
Tipo de Proyecto/Ayuda: Plan Estatal 2013-2016 Excelencia - Proyectos I+D
Referencia: TEC2017-87052-P
Fecha de Inicio: 01-01-2018
Fecha de Finalización: 30-06-2021

Empresa/Organismo financiador/es:

  • Ministerio de Economía y Competitividad

Equipo:

Contratados:

Vicerrectorado de Investigación. Universidad de Sevilla. Pabellón de Brasil. Paseo de las Delicias s/n. Sevilla