Ficha personal - Jorge Juan Chico


Jorge Juan Chico
Telefono: 954556161
Perfil en ORCID: 0000-0001-6830-7576
Perfil en WOS: L-8218-2014
Perfil en Scopus: 36840028500
Otro enlace a Web de investigación: http://www.dte.us.es/id2

Grupo de Investigación: Investigación y Desarrollo Digital
Departamento/Unidad: Tecnología Electrónica
Situación profesional: Profesor Titular de Universidad

Responsable de los siguientes proyectos/ayudas en la US:

  • Proyecto de investigación:
    • Sistemas de Inicio Avanzados y Sincronización Temporal de Alta Precisión para Iot (TIN2017-89951-P)
    • Red IntelIgeNte de fácil desplieGue para la vida independiente de nuestros mayores (RIING) (IPT-2012-0645-300000)
    • Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936)
    • HIPER: Técnicas de altas prestaciones para la verificación y diseño de circuitos digitales CMOS VLSI (TEC2007-61802)

  • Ayuda a la investigación:
    • Incentivo al Grupo de Investigación TIC-204 (2021/TIC-204)
    • Incentivo al Grupo de Investigación TIC-204 (2019/TIC-204)
    • Incentivo al Grupo de Investigación TIC-204 (2017/TIC-204)
    • Incentivo al Grupo de Investigación TIC-204 (2011/TIC-204)
    • Incentivo al Grupo de Investigación TIC-204 (2010/TIC-204)
    • HardTIME: diseño de hardware de clientes y servidores de hora para aplicaciones de sincronismo de alta precisión (OTRI/08-FCIE45)

Participa en los siguientes proyectos/ayudas en la US:

  • Proyecto de investigación:
    • Interfaz Multimodal Inalámbrica (P08-TIC-03631 - Investigador)
    • SEPIC, Sistemas empotrados para infraestructuras críticas (TSI-020100-2008-258 - Investigador)
    • Sistemas Empotrados Abiertos de Unidades Terminales para Sistemas de Control Industrial (EXC/2005/TIC-1023 - Investigador)
    • Diseño de sistemas digitales micro-nanoelectrónicos de altas prestaciones (EXC/2005/TIC-635 - Investigador)

  • Contrato con empresas (Arts. 68/83 LOU):
    • USECHIP: CÁTEDRA EN MICROELECTRÓNICA DE LA UNIVERSIDAD DE SEVILLA (TSI-069100-2023-001 - Investigador)
    • Red General de Posicionamiento (P022-06/E16 - Investigador)
    • Microelectrónica: tecnología, diseño y test (OG-125/05 - Investigador)
    • Microelectrónica: tecnología, diseño y test (OG-084/04 - Investigador)
    • Microelectrónica: tecnología, diseño y test (OG-035/03 - Investigador)

  • Ayuda a la investigación:
    • Ayuda a la Consolidación del Grupo de Investigación TIC-204 (2009/TIC-204 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-204 (2008/TIC-204 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-204 (2007/TIC-204 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2006/TIC-180 - Investigador)

Cobertura de la base de datos de proyectos, véase aqui


Publicaciones:

Libros
Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Valencia Barrero, Manuel:
Logic-timing Simulation and the Degradation Delay Model. London, UK. Imperial College London. 2006. 267. ISBN 1 86094 589 9

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Baena Oliva, Maria Carmen, Guerrero Martos, David, Millan Calderon, Alejandro, et. al.:
Logic-Timing Simulation and the Degradation Delay Model. Ed. 1. London. Imperial College Press. 2005. ISBN 1-86094-589-9

Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Valencia Barrero, Manuel:
Temporización en Circuitos Integrados Digitales CMOS. Marcombo. Boixareu Editores. 2000. ISBN 84-267-1246-0

Otra participación en Libros
Millan Calderon, Alejandro (Autor/a), Bellido Diaz, Manuel Jesus (Director), Juan Chico, Jorge (Director):
Técnicas de Optimización para el Modelado y la Caracterización del Comportamiento Dinámico de Circuitos Digitales CMOS en Tecnologías Udsm. Ed. 1. Universidad de Sevilla. 2008. ISBN 978-84-691-7948-2

Juan Chico, Jorge (Editor/a), Macci, Enrico (Editor/a):
Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation. Nueva York, EE.UU. Springer-Verlag. 2003. ISBN 3-540-20074-6

Capítulos en Libros
Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Estrada Pérez, Adrián, Juan Chico, Jorge, Martín Guillén, Sergio, et. al.:
Aplicación de Técnicas de Evaluación Continua en Grupos Numerosos de Alumnos. Pag. 351-365. En: Experiencia de Innovacion Universitaria (I) Curso 2006-2007. Instituto de Ciencias de la Educacion de la Universidad de Sevilla. 2009. ISBN 978-84-86849-70-2

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Valencia, Manuel:
Accurate Measurement of the Switching Activity. Pag. 227-250. En: Logic-Timing Simulation and the Degradation Delay Model. Imperial College Press. 2006. ISBN 978-1-86094-589-2

Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino:
Logic Level Simulator Design and Implementation. Pag. 181-202. En: Logic-Timing Simulation and the Degradation Delay Model. Ed. 1. London. Imperial College Press. 2005. ISBN 1-86094-589-9

Juan Chico, Jorge, Millan Calderon, Alejandro:
Gate-Level DDM. Pag. 127-179. En: Logic-Timing Simulation and the Degradation Delay Model. Ed. 1. London. Imperial College Press. 2005. ISBN 1-86094-589-9

Juan Chico, Jorge, Millan Calderon, Alejandro:
CMOS Inverter Degradation Delay Model. Pag. 75-126. En: Logic-Timing Simulation and the Degradation Delay Model. Ed. 1. London. Imperial College Press. 2005. ISBN 1-86094-589-9

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis:
Analysis of Metastable Operation in a CMOS Dynamic D-Latch. Pag. 143-157. En: Analog Design Issues in Digital VLSI Circuits and Systems. New York, USA. Kluwer Academic Publishers. 1997

Publicaciones en Revistas
Cano, Germán, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Viejo Cortés, Julián:
IRIS: An embedded secure boot for IoT devices. En: Internet of Things. 2023. Vol. 23. Núm. 100874. 10.1016/j.iot.2023.100874

Cano, Germán, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Viejo Cortés, Julián, et. al.:
Embedded LUKS (E-LUKS): a hardware solution to IoT security. En: Electronics. 2021. Vol. 10. Núm. 23. 10.3390/electronics10233036

Cano, Germán, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Guerrero Martos, David, Viejo Cortés, Julián, et. al.:
An Integrated Digital System Design Framework with On-Chip Functional Verification and Performance Evaluation. En: IEEE Access. 2021. Vol. 9. Pag. 161383-161394. 10.1109/Access.2021.3132188

Guerrero Martos, David, Cano, Germán, Juan Chico, Jorge, Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, et. al.:
Address-encoded byte order. En: Microprocessors and Microsystems. 2020. Vol. 78. https://doi.org/10.1016/j.micpro.2020.103268

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, et. al.:
Using the complement of the cosine to compute trigonometric functions. En: Eurasip Journal on Advances in Signal Processing. 2020. https://doi.org/10.1186/s13634-020-00692-5

Viejo Cortés, Julián, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
High-Performance Time Server Core for FPGA System-on-Chip. En: Electronics. 2019. Vol. 8. Núm. 5. 10.3390/electronics8050528

Ruiz de Clavijo Vazquez, Paulino, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Juan, J., Viejo Cortés, Julián, et. al.:
Minimalistic SDHC-SPI hardware reader module for boot loader applications. En: Microelectronics Journal. 2017. Vol. 67. Pag. 32-37. 10.1016/j.mejo.2017.07.007

Ruiz de Clavijo Vazquez, Paulino, Ostua Aranguena, Enrique, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Viejo Cortés, Julián, et. al.:
NanoFS: a hardware-oriented file system. En: Electronics Letters. 2013. Vol. 49. Núm. 19. Pag. 1216-1218. 10.1049/El.2013.1961

Juan Chico, Jorge, Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus:
Network Time Synchronization: A Full Hardware Approach. En: Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation Lecture Notes in Computer Science. 2013. Vol. 7606. Pag. 225-234. 10.1007/978-3-642-36157-9_23

Viejo Cortés, Julián, Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Millan Calderon, Alejandro, Ostua Aranguena, Enrique, et. al.:
Long-term on-chip verification of systems with logical events scattered in time. En: Microprocessors and Microsystems. 2012. Vol. 36. Núm. 5. Pag. 402-408. http://dx.doi.org/10.1016/j.micpro.2012.02.005

Viejo Cortés, Julián, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino:
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation. En: IEEE Transactions on Instrumentation and Measurement. 2011. Vol. 60. Núm. 12. Pag. 3961-3963. 10.1109/Tim.2011.2164828

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells. En: Journal of low power electronics. 2011. Vol. 7. Núm. 3. Pag. 444-452. 10.1166/jolpe.2011.1145

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Guerrero Martos, David, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Comprehensive Analysis on the Internal Power Dissipation of Static CMOS Cells in Ultra-Deep Sub-Micron Technologies. En: Journal of low power electronics. 2010. Vol. 6. Núm. 1. Pag. 93-102

Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Guerrero Martos, David, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Power Dissipation Associated to Internal Effect Transitions in Static CMOS Gates. En: Lecture Notes in Computer Science. 2009. Vol. 5349. Pag. 389-398

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Improving the Performance of Static CMOS Gates by Using Independent Bodies. En: Journal of low power electronics. 2007. Vol. 3. Núm. 1. Pag. 70-77

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Static Power Consumption of CMOS Gates Using Independent Bodies. En: Lecture Notes in Computer Science. 2007. Vol. 4644/2007. Pag. 404-412

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Automated Performance Evaluation of Skew-Tolerant Clocking Schemes. En: International Journal of Electronics. 2006. Vol. 93. Núm. 12. Pag. 819-842

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Guerrero Martos, David, et. al.:
Accurate Logic-Level Current Estimation for Digital CMOS Circuits. En: Journal of low power electronics. 2006. Vol. 2. Núm. 1. Pag. 87-94

Juan Chico, Jorge, Macci, Enrico, Soudris, Dimitrios:
Editorial: Special Section on Power and Timing Modelling, Optimization and Simulation. En: IEEE Proceedings. Computers and Digital Techniques. 2005. Vol. 152. Núm. 6. Pag. 721-722. 10.1049/ip-cdt:20059075

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Guerrero Martos, David, et. al.:
Meeting-Abstract: Logic-Level Fast Current Simulation for Digital CMOS Circuits. En: Lecture Notes in Computer Science. 2005. Vol. 3728. Pag. 425-435

Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Application of Internode Model to Global Power Consumption Estimation in Scmos Gates. En: Lecture Notes in Computer Science. 2005. Vol. 3728. Pag. 337-347

Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Signal Sampling Based Transition Modeling for Digital Gates Characterization. En: Lecture Notes in Computer Science. 2004. Vol. 3254. Pag. 829-837

Fortet Roura, Pedro, Bellido Diaz, Manuel Jesus, Yufera Garcia, Alberto, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Aprendizaje Interdisciplinar de la Electrónica y la Comunicaciones. En: Revista de Enseñanza Universitaria. 2003. Núm. 22. Pag. 19-31

Guerrero Martos, David, Wilke, G., Güntzel, J. L., Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, et. al.:
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits. En: Lecture Notes in Computer Science. 2003. Vol. 2799. Pag. 501-510

Baena Oliva, Maria Carmen, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, et. al.:
Measurement of the Switching Activity of CMOS Digital Circuits At the Gate Level. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 353-362. 10.1007/3-540-45716-X_35

Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David:
Characterization of Normal Propagation Delay for Delay Degradation Model (DDM). En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 477-486

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Guerrero Martos, David:
Efficient and Fast Current Curve Estimation of CMOS Digital Circuits At the Logic Level. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 400-408. 10.1007/3-540-45716-X_40

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Baena Oliva, Maria Carmen, Jimenez Fernandez, Carlos Jesus, et. al.:
Switching Activity Evaluation of CMOS Digital Circuits Using Logic Timing Simulation. En: Electronics Letters. 2001. Vol. 37. Núm. 9. Pag. 555-557

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis:
Logical Modelling of Delay Degradation Effect in Static CMOS Gates. En: IEE Proceedings. Circuits, Devices and Systems. 2000. Vol. 147. Núm. 2. Pag. 107-117

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Ruiz de Clavijo Vazquez, Paulino, Valencia Barrero, Manuel:
Degradation Delay Model Extension to CMOS Gates. En: Lecture Notes in Computer Science. 2000. Vol. 1918. Pag. 149-158

Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits. En: Lecture Notes in Computer Science. 2000. Vol. 1918. Pag. 316-326

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Inertial Effect Handling Method for CMOS Digital IC Simulation. En: Electronics Letters. 1999. Vol. 35. Núm. 23. Pag. 2028-2030

Parada Sanguino, Margarita, Bellido Diaz, Manuel Jesus, Gómez González, Isabel María, Juan Chico, Jorge, Barriga Barros, Angel:
Aprendiendo a Diseñar Circuitos Integrados Digitales Mediante el Uso del Ordenador. En: Revista de Enseñanza Universitaria. 1999. Núm. EXTRA. Pag. 527-533

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Barriga Barros, Angel:
Aprendiendo a Diseñar Circuitos Integrados Digitales Mediante el Uso del Ordenador. En: Revista de Enseñanza Universitaria. 1999. Núm. 1. Pag. 527-533

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
CMOS Inverter Maximum Frequency of Operation Due to Digital Signal Degradation. En: Electronics Letters. 1997. Vol. 33. Núm. 19. Pag. 1619-1621

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Juan Chico, Jorge:
Analysis of Metastable Operation in a CMOS Dynamic D-Latch. En: Analog Integrated Circuits and Signal Processing. 1997. Vol. 14. Núm. 1-2. Pag. 143-157

Otra participación en Libros de Actas
Guntzel, Jose Luis (Coeditor/a), Juan Chico, Jorge (Coeditor/a), Lettnin, Djones (Coeditor/a):
Iberchip 2016: XXII Iberchip Workshop. 2016. Florianapolis, Brasil

Barrero Garcia, Federico José (Editor/a), Juan Chico, Jorge (Editor/a), Viejo Cortés, Julián (Editor/a), Jimenez Fernandez, Carlos Jesus (Editor/a), Toral Marin, Sergio (Editor/a), et. al.:
XII Congreso de Tecnologia, Aprendizaje y Enseñanza de la Electronica (Taee). 2014. ISBN 978-84-608-9298-4. Escuela Técnica Superior de Ingeniería Informática - Universidad de Sevilla

Aportaciones a Congresos
Viejo Cortés, Julián, Ruiz de Clavijo Vazquez, Paulino, Ostua Aranguena, Enrique, Cano, Germán, Juan Chico, Jorge:
Entorno de virtualización para la realización y evaluación de prácticas de laboratorio TIC. Demostración en Congreso. XV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Teruel. 2022

Viejo Cortés, Julián, Carrasco, Alejandro, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Cano, Germán:
Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia. Ponencia en Congreso. XIV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Porto Portugal. 2020

Fayula, Mauricio, Juan Chico, Jorge, Viejo Cortés, Julián:
Case study: performance and power analysis of a dynamically reconfigurable hardware/software cryptosystem. Comunicación en congreso. XXII IBERCHIP Workshop. Florianopolis (Brasil). 2016

Villar de Ossorno, José Ignacio, Juan, Jorge, Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Viejo Cortés, Julián:
evercodeML: a formal language for SoC integration. Comunicación en congreso. The 2015 Electronic System Level Synthesis Conference. San Francisco, CA, USA. 2015

Ruiz de Clavijo Vazquez, Paulino, J. Juan, Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, Ostua Aranguena, Enrique, et. al.:
Metodología PBL en modo colaborativo aplicada al diseño de un SoC. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla, España. 2014

Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Viejo Cortés, Julián:
XML-based Description Language for Heterogeneous and Highly-configurable IP-core Integration. Ponencia en Congreso. Iberchip Workshop. Cusco (Peru). 2013

Juan Chico, Jorge:
Network Time Synchronization: a Full Hardware Approach. Conferencias impartidas en Congreso. 22nd International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) 2012. Newcastle upon Tyne, UK. 2012

Ruiz Páez, Jonathan, Villar de Ossorno, José Ignacio, Bellido Diaz, Manuel Jesus, Guerrero Martos, David, Viejo Cortés, Julián, et. al.:
Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre. Ponencia en Congreso. XII Jornadas de Computación Reconfigurable y Aplicaciones. 2012

Juan Chico, Jorge, Ostua Aranguena, Enrique, Guerrero Martos, David:
Methodology Updating Experience in Basic Digital Electronics Teaching. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012

Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Viejo Cortés, Julián, Guerrero Martos, David, et. al.:
Python as a Hardware Description Language: A Case Study. Ponencia en Congreso. 7th Southern Conference on Programmable Logic (SPL). 2011

Viejo Cortés, Julián, Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, et. al.:
Verificación on-Chip de Larga Duración de Sistemas con Eventos Lógicos Dispersos en el Tiempo. Ponencia en Congreso. X Jornadas de Computación Reconfigurable y Aplicaciones. Valencia, España. 2010. X Jornadas de Computación Reconfigurable y Aplicaciones (Jcra 2010). 269. 276

Viejo Cortés, Julián, Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, et. al.:
Design and Implementation of a Suitable Core for on-Chip Long-Term Verification. Comunicación en congreso. IEEE Symposium on Industrial Embedded Systems. Trento (Italy). 2010. Proceedings of the Fifth IEEE International Symposium on Industrial Embedded Systems. 234. 237

Viejo Cortés, Julián, Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Millan Calderon, Alejandro, Ostua Aranguena, Enrique, et. al.:
Long-Term on-Chip Verification of Systems With Logical Events Scattered in Time. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Lanzarote (Spain). 2010. Proceedings of the XXV Conference on Design of Circuits and Integrated Systems. 323. 326

Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Ostua Aranguena, Enrique, Juan Chico, Jorge, et. al.:
DSP Peripheral on FPGA for Electrical Networks Measurements. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Zaragoza. 2009. XXI Conference on Design of Circuits and Integrated Systems. 33. 33

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Performance Analysis of Bulk-CMOS Gates Using Separated Wells. Comunicación en congreso. Workshop IBERCHIP. Buenos Aires, Argentina. 2009. Actas XV Workshop IBERCHIP. 54. 59

Viejo Cortés, Julián, Juan Chico, Jorge, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, et. al.:
Accurate and Compact Implementation of a Hardware Sntp Client. Comunicación en congreso. Workshop IBERCHIP. Buenos Aires, Argentina. 2009. Actas XV Workshop IBERCHIP. 504. 509

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Delay and Power Consumption of Static Bulk-CMOS Gates Using Independent Bodies. Comunicación en congreso. Dtis. Cairo, Egipto. 2009. Actas Dtis 2009. 191. 196

Viejo Cortés, Julián, Juan Chico, Jorge, Ostua Aranguena, Enrique, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Implementación Sobre FPGA de un Cliente Sntp de Bajo Coste y Alta Precisión. Comunicación en congreso. Jornadas de Computación Reconfigurable y Aplicaciones. Alcalá de Henares (España). 2009. Actas IX Jornadas de Computación Reconfigurable y Aplicaciones (Jcra 2009). 359. 366

Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Usando Python Como HDL: Estudio Comparativo de Resultados Basado en el Desarrollo de un Periférico Real. Comunicación en congreso. Jornadas de Computación Reconfigurable y Aplicaciones. Alcalá de Henares (España). 2009. Actas IX Jornadas de Computación Reconfigurable y Aplicaciones (Jcra 2009). 33. 42

Villar de Ossorno, José Ignacio, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus:
Efficient Techniques and Methodologies for Embedded System Design Using Free Hardware and Open Standards. Poster en Congreso. International Conference on Field Programmable Logic and Applications. Praga, República Checa. 2009

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge:
CMOS Digital Design Techniques for Low Power and High Speed. Poster en Congreso. Date Conference. Munich, Alemania. 2008. Phd Forum. 0. 0

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Viejo Cortés, Julián, et. al.:
Using Independent Bodies in Bulk-CMOS Gates. Poster en Congreso. Cool Chips. Yokohama. 2008. Cool Chips XI Proceedings. 121. 121

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Delay and Power Consumption of Static Bulk-CMOS Gates Using Independent Bodies. Comunicación en congreso. Faible Tension Faible Consommation. Louvain-la-Neuve, Bélgica. 2008. Faible Tension Faible Consommation. 105. 110

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Guerrero Martos, David, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Internal Power Dissipation of Static CMOS Gates in Udsm Technologies. Poster en Congreso. Cool Chips. Yokohama. 2008. Cool Chips XI Proceedings. 127. 127

Viejo Cortés, Julián, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ostua Aranguena, Enrique, Millan Calderon, Alejandro, et. al.:
Design and Implementation of a Sntp Client on FPGA. Comunicación en congreso. International Symposium on Industrial Electronics. Cambridge, Reino Unido. 2008. Isie 2008. International Symposium on Industrial Electronics. 1971. 1975

Viejo Cortés, Julián, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Guerrero Martos, David, et. al.:
La Primera Experiencia en el Diseño de Sistemas Digitales Sobre FPGAS. Comunicación en congreso. Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2008. Congreso de Tecnología Aplicada a la Enseñanza de la Electrónica Taee08. 161. 161

Villar de Ossorno, José Ignacio, Bellido Diaz, Manuel Jesus, Ostua Aranguena, Enrique, Guerrero Martos, David, Juan Chico, Jorge, et. al.:
Metodología de Diseño de SOC Basada en Openrisc Sobre FPGA con Cores y Herramientas Libres. Poster en Congreso. VIII Jornadas de Computación Reconfigurable y Aplicaciones . 2008. Actas de las VIII Jornadas de Computación Reconfigurable y Aplicaciones. 247. 256

Villar de Ossorno, José Ignacio, Bellido Diaz, Manuel Jesus, Ostua Aranguena, Enrique, Guerrero Martos, David, Juan Chico, Jorge, et. al.:
Metodología de Diseño SOC con Openrisc Sobre FPGA. Comunicación en congreso. International Conference on Telecommunications, Electronics and Control. Santiago de Cuba (Cuba). 2008. Proceedings 5th International Conference on Telecommunications, Electronics and Control (Telec). 1. 8

Ostua Aranguena, Enrique, Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Juan Chico, Jorge, et. al.:
Digital Data Processing Peripheral Design for an Embedded Application Based on the Microblaze Soft Core. Poster en Congreso. Southern Conference on Programmable Logic. Bariloche, Argentina. 2008. IV Southern Conference on Programmable Logic. Spl 2008. 197. 200

Muñoz Rivera, Alejandro, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Juan Chico, Jorge, et. al.:
Building a SOC for Industrial Applications Based on Leon Microprocessor and a Gnu/Linux Distribution. Ponencia en Congreso. International Symposium on Industrial Electronics. Cambridge, Reino Unido. 2008. Isie 2008. International Symposium on Industrial Electronics. 1727. 1732

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Millan Calderon, Alejandro, et. al.:
Síntesis Lógica Automatizada para Esquemas de Temporización de Latches Alternantes. Comunicación en congreso. Workshop IBERCHIP. Lima, Perú. 2007. XIII Workshop IBERCHIP ( Año: 2007, Difusión: Internacional ). 349. 350

Muñoz Rivera, Alejandro, Ostua Aranguena, Enrique, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Viejo Cortés, Julián, et. al.:
Un Ejemplo de Implantación de una Distribución Linux en un SOC Basado en Hardware Libre. Ponencia en Congreso. Congreso Español de Informática. 2007. Actas de las VII Jornadas de Computación Reconfigurable y Aplicaciones - Jcra 2007. 85. 92

Viejo Cortés, Julián, Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Evaluación de Metodologías para la Implementación de un Módulo Fft/Ifft Sobre FPGA Mediante Herramientas a Nivel de Sistemas. Ponencia en Congreso. Congreso Español de Informática. 2007. Actas de las VII Jornadas de Computación Reconfigurable y Aplicaciones - Jcra 2007. 205. 211

Viejo Cortés, Julián, Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Design of a Fft/Ifft Module As an IP Core Suitable for Embedded Systems. Poster en Congreso. IEEE Symposium on Industrial Embedded Systems. Costa da Caparica, Lisbon, Portugal. 2007. Proceedings of Second IEEE Symposium on Industrial Embedded Systems. 337. 340

Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
The Effect of Using Separated Bodies Over Static Power Consumption in Static Bulk-CMOS Gatest. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. 2007. Proceedings of the XXII Conference on Design of Circuits and Integrated Systems. 181. 185

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Automatic Logic Synthesis for Parallel Alternating Latches Clocking Schemes. Poster en Congreso. VLSI Circuits and Systems Conference SPIE 2007. Maspalomas, España. 2007. VLSI Circuits and Systems Conference SPIE 2007. -. -

Ostua Aranguena, Enrique, Juan Chico, Jorge, Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, Guerrero Martos, David, et. al.:
A SOC Design Methodology for Leon2 on FPGA. Ponencia en Congreso. IBERCHIP. San Jose, Costa Rica. 2006. XII Workshop IBERCHIP. 242. 245

Viejo Cortés, Julián, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, et. al.:
Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze. Ponencia en Congreso. IBERCHIP. San Jose, Costa Rica. 2006. XII Workshop IBERCHIP. 49. 52

Álvarez Pozo,Avelino, Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Desarrollo en VHDL de un Filtro Digital Genérico Basado en Estructuras Canónicas. Poster en Congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2006

Viejo Cortés, Julián, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, et. al.:
Diseño e Implementación de Sopc Basados en el Microprocesador Picoblaze. Demostración en Congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2006

Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, Ostua Aranguena, Enrique, Juan Chico, Jorge, et. al.:
Efficient Design and Implementation on FPGA of a Microblaze Peripheral for Processing Direct Electrical Networks Measurements. Ponencia en Congreso. IEEE Symposium on Industrial Embedded System. Antibes Juan-Les-Pins, France. 2006. Proceedings of First IEEE Symposium on Industrial Embedded Systems. 1. 7

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Algorithms to Get the Maximum Operation Frequency for Skew-Tolerant Clocking Schemes. Comunicación en congreso. Microtechnologies for the New Millennium 2005: Photonics Materials, Devices and Applications. Sevilla (España). 2005

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Efficient Design of a Fft/Ifft-64 Module on ASIC. Comunicación en congreso. 11th IBERCHIP Workshop. Salvador de Bahia, Brasil. 2005

Viejo Cortés, Julián, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, et. al.:
Diseño, Implementacion y Aplicacion a SOC del Microprocesador Picoblaze. Comunicación en congreso. 11th IBERCHIP Workshop. Salvador de Bahia, Brasil. 2005

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Algorithms to Get the Maximum Operation Frequency for Skew-Tolerant Clocking Schemes. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Efficient Design of a Fft/Ifft-64 Module on ASIC. Poster en Congreso. Workshop IBERCHIP. Salvador de Bahía, Brasil. 2005. XI Workshop IBERCHIP. 305. 306

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge:
Optimization Techniques for Dynamic Behavior Modeling of Digital CMOS VLSI Circuits in Nanometric Technologies. Comunicación en congreso. Phd Research in Microelectronics and Electronics . Lausanne, Suiza. 2005. Research in Microelectronics and Electronics, 2005 Phd. 374. 377

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Analysis of Internal Power Consumption in Scmos Gates in Submicronic/Nanometric Technologies. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems DCIS 2005 . Lisboa. 2005

Ostua Aranguena, Enrique, Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, et. al.:
Entorno de Desarrollo para Soc's Basados en el Microprocesador Leon2. Comunicación en congreso. 11th IBERCHIP Workshop. Salvador de Bahia, Brasil. 2005. XI Workshop IBERCHIP. 429. 430

Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge:
Halotis- High Accurate Logic Timing Simulator. Comunicación en congreso. Phd Research in Microelectronics and Electronics . Lausanne, Suiza. 2005. Research in Microelectronics and Electronics, 2005 Phd. 217. 220

Viejo Cortés, Julián, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, et. al.:
Diseño, Implementación y Aplicación a SOC del Microprocesador Picoblaze. Comunicación en congreso. Workshop IBERCHIP. Salvador de Bahía, Brasil. 2005. XI Workshop IBERCHIP. 1. 5

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, Ostua Aranguena, Enrique:
Signal Sampling Based Transition Modeling for Digital Gates Characterization. Comunicación en congreso. International Workshop on Power and Timing Modeling, Optimization and Simulations. Isla de Santorini, Grecia. 2004. Proceedings of the 14th International Workshop on Power and Timing Modeling, Optimization and Simulations (PATMOS 2004). 829. 837

Franco, E., Montero, F., Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Microcontrolador 8051: Compilador de ROM y Diseño del Micro en VHDL. Comunicación en congreso. Telec 04 International Conference. Santiago de Cuba, Cuba. 2004. Proceedings Telec 04 International Conference. -. -

Jurado, P., Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, et. al.:
Un Sistema Web para la Adquisición de Datos y Control Basado en Gnu/Linux. Comunicación en congreso. Telec 04 International Conference. Santiago de Cuba, Cuba. 2004. Proceedings Telec 04 International Conference. -. -

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Four Phase Alternating Latches Clocking Scheme for CMOS Sequential Circuits. Comunicación en congreso. XIX Design of Circuits and Integrated Systems Conference. Burdeos, Francia. 2004. Proceedings of the XIX Conference on Design of Circuits and Integrated Systems, DCIS 2004. 780. 783

Guerrero Martos, David, Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, et. al.:
Análisis del Comportamiento de la Videoconsola Atari 2600 Como Sistema Digital Real Basado en Microprocesador en el Laboratorio de Electrónica. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2004. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. -. -

Franco, E., Montero, F., Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Diseño del Microcontrolador 8051 con Módulo Ensamblador-Generador de ROM en Leguaje VHDL. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2004. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. -. -

Jurado, P., Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, et. al.:
Adki: un Sistema Web de Adquisición de Datos Bajo Linux. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2004. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. -. -

Núñez, J. L., Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, Ostua Aranguena, Enrique, et. al.:
Seguridad en Internet: Web Spoofing. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2004. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. -. -

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Diseño Eficiente de un Módulo Fft/Ifft-64 Sobre FPGA. Comunicación en congreso. Jornadas de Computacion Reconfigurable y Aplicaciones. 2003. Computación Reconfigurable & FPGAS : III Jornadas de Computación Reconfigurable y Aplicaciones. Jcra 2003. 107. 113

Wilke, G., Güntzel, J. L., Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino:
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2003. Power and Timing Modeling, Optimization and Simulation. 501. 510

Millan Calderon, Alejandro, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Guerrero Martos, David, Ruiz de Clavijo Vazquez, Paulino, et. al.:
Internode: Internal Node Logic Computational Model. Comunicación en congreso. Annual Simulation Symposium. Orlando, Estados Unidos. 2003. 36th, Annual Simulation Symposium. 241. 248

Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Barriga Barros, Angel, Millan Calderon, Alejandro, et. al.:
Diseño e Implementación Sobre FPGA de un Microprocesador Empotrable en SOC de Control. Comunicación en congreso. Jornadas de Computacion Reconfigurable y Aplicaciones. 2003. III Jornadas de Computación Reconfigurable & Aplicaciones. 385. 392

Ostua Aranguena, Enrique, Bellido Diaz, Manuel Jesus, Barriga Barros, Angel, Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, et. al.:
Diseño e Implementación Sobre FPGA de un Microprocesador Empotrable en SOC de Control. Comunicación en congreso. Seminario Anual de Automatica, Electronica Industrial e Instrumentacion 2003. Vigo, España. 2003. Seminario Anual de Automática, Electrónica Industrial e Instrumentación 2003. ---. ---

Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David, et. al.:
Using Sampled Input Signals for Scmos Gates Characterization. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Ciudad Real, España. 2003. XVIII Design of Circuits and Integrated Systems Conference. 275. 280

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Millan Calderon, Alejandro, Ruiz de Clavijo Vazquez, Paulino:
Estimation of Floating Cube Delay Using Transistor Path Computational Delay Models for CMOS Circuits. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Ciudad Real, España. 2003. XVIII Design of Circuits and Integrated Systems Conference. 95. 99

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Fernandes, J. R., Bellido Diaz, Manuel Jesus, Millan Calderon, Alejandro, et. al.:
Delay Degradation Effect in Current Balanced Logic Cells. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Ciudad Real, España. 2003. XVIII Design of Circuits and Integrated Systems Conference. 163. 165

Guerrero Martos, David, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Millan Calderon, Alejandro:
Two Phase Alternating Latches Clocking Scheme for CMOS Sequential Circuits. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Santander, Spain. 2002. Dcis2002 : Procceidings of the XVII, Conference on Design of Circuits and Integrated Systems. 159. 162

Millan Calderon, Alejandro, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Guerrero Martos, David:
Integration of a Characterization Method for Normal Propagation Delay Into AUTODDM. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Santander, Spain. 2002. Dcis2002 : Procceidings of the XVII, Conference on Design of Circuits and Integrated Systems. 93. 97

Baena Oliva, Maria Carmen, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, et. al.:
Measurement of the Switching Activity of CMOS Ditial Circuits At the Gate Level. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 353. 362

Estevez, M, Bellido Diaz, Manuel Jesus, Jimenez Fernandez, Carlos Jesus, Juan Chico, Jorge:
Design of a Microprocessor for SOC Applications. Comunicación en congreso. European Workshop on Microelectronics Education. Vigo-Pontevedra (España). 2002. Microelectronics Education 2002. 149. 152

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Guerrero Martos, David:
Efficient and Fast Current Curve Estimation of CMOS Digital Circuits At the Logic Level. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 400. 408

Estevez, M, Bellido Diaz, Manuel Jesus, Jimenez Fernandez, Carlos Jesus, Juan Chico, Jorge:
Design of a Microprocessor for SOC Applications. Comunicación en congreso. Telec 2002. Cuba. 2002. Telec 02 International Conference. 1. 5

Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Baena Oliva, Maria Carmen:
Iss: Interactive Simulation System. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 410. 413

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Halotis: High Accuracy Logic Timing Simulator With Inertial and Degradation Delay Model. Comunicación en congreso. Design, Automation and Test in Europe Conference. Munich. 2001. Date Conference 2001. 467. 468

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
AUTODDM: Automatic Characterization Tool for the Delay Degradation Model. Comunicación en congreso. International Conference on Electronics, Circuits and Systems. Malta. 2001. Icecs Conference 2001. 1631. 1634

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Gate-Level Simulation of CMOS Circuits Using the IDDM Model. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Sydney. 2001. ISCAS 2001. The 2001 IEEE International Symposium on Circuits and Systems (Cat. No.01CH37196). 483. 486

Acosta Jimenez, Antonio Jose, Parra Fernández, María del Pilar, Juan Chico, Jorge, Valencia Barrero, Manuel, Jiménez Naharro, Raúl:
Reduction of Switching Noise in Low-Power CMOS Digital Circuits by Gate Level Optimization. Comunicación en congreso. International Workshop on Logic & Synthesis. Granlibakken, California. 2001. Iwls'2001. 101. 106

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, et. al.:
Logic-Timing Simulation Using the Degradation Delay Model. Comunicación en congreso. International Workshop on Logic & Synthesis. Granlibakken, California. 2001. Iwls'2001. 237. 242

Baena Oliva, Maria Carmen, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, et. al.:
Simulation-Driven Switching Activity Evaluation of CMOS Digital Circuits. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 608. 612

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
DDM Characterization Methology and Automation. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. Yberdon-Les-Bains, Suiza. 2001. Patmos'2001. 5.2.1. 5.2.10

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Influence of Timing Schemes on Switching Noise Generation. Comunicación en congreso. Design of Integrated Circuits and Systems DCIS 2000. Montpellier, Francia. 2000. Dcis'2000. 788. 793

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Delay Degradation Effect in Submicronic CMOS Inverters. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1997. 215. 224

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
CMOS Inverter Input-to-Output Coupling Capacitance Modelling for Timing Analysis. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos98. 74. 82

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Degradation Delay Model Application to Oscillatory Metastability. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1999. 155. 164

Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Degradation Delay Model Extension to CMOS Gates. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'2000. 149. 158

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Gate-Level Modeling of the Delay Degradation Effect. Comunicación en congreso. Design of Integrated Circuits and Systems DCIS 2000. Montpellier, Francia. 2000. Dcis'2000. 537. 542

Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Inertial and Degradation Delay Model for CMOS Logic Gates. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Ginebra, Suiza. 2000. Iscas'2000. 459. 462

Acosta Jimenez, Antonio Jose, Juan Chico, Jorge, Valencia Barrero, Manuel:
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'2000. 316. 326

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Barriga Barros, Angel:
Aplicacion de Alliance al Diseño de Circuitos Digitales VLSI. Comunicación en congreso. International Conference Telec. Santiago de Cuba. 2000. Telec2000. 1. 5

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose:
Concepcion de un Microprocesador: de la Especificacion a la Realizacion. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Logic Simulation of Oscillatory Metaestability. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 99. Palma de Mallorca, España. 1999. XIV Design of Circuits and Integrated Systems Conference, DCIS 99. 333. 338

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Accurate Input to Output Coupling Capacitance Modeling for Digital CMOS Inverters. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 98. 1998. XIII Design of Circuits and Integrated Systems Conference, DCIS 98. 368. 373

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Fully Physical Characterization of the Delay Degradation Effect in Submicronic CMOS Inverters. Comunicación en congreso. DCIS 97. Santander (ESPAÑA). 1997. Proceedings of the XII International Conference on Design of Circuits and Integrated Systems. 465. 471

Juan Chico, Jorge, Ostua Aranguena, Enrique, Guerrero Martos, David:
Experiencia de renovación metodológica en la enseñanza de la electrónica digital básica. Comunicación en congreso

Patentes:


Guerrero Martos, David, Millan Calderon, Alejandro, Juan Chico, Jorge, Viejo Cortés, Julián, Bellido Diaz, Manuel Jesus, et. al.:
Dispositivo Electrónico Calculador de Funciones Trigonométricas y Usos del Mismo. Patente de invención, Propiedad industrial. Solicitud: 2018-11-22

Guerrero Martos, David, Viejo Cortés, Julián, Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, et. al.:
Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo. Derechos conexos. Solicitud: 2016-10-10

Tesis dirigidas y co-dirigidas:


Guerrero Martos, David:
Técnicas de Implementación de Circuitos Integrados Digitales CMOS de Alta Velocidad de Operación y Bajo Consumo de Potencia. Tesis Doctoral. 2012

Viejo Cortés, Julián:
Diseño e implementación sobre FPGA de sistemas digitales de bajo coste para la sincronización de equipos sobre redes de comunicación usando el protocolo SNTP. Tesis Doctoral. 2011

Millan Calderon, Alejandro:
Técnicas de Optimización para el Modelado y la Caracterización del Comportamiento Dinámico de Circuitos Digitales CMOS en Tecnologías Udsm. Tesis Doctoral. 2008

Ruiz de Clavijo Vazquez, Paulino:
Simulación Lógica Temporal de Altas Prestaciones y Aplicación a la Estimación del Consumo de Potencia y Corriente en Circuitos Integrados CMOS-VLSI. Tesis Doctoral. 2007

Vicerrectorado de Investigación. Universidad de Sevilla. Pabellón de Brasil. Paseo de las Delicias s/n. Sevilla