Número de contratos convocados: 1.
Convocatoria: Convocatoria Indefinidos (IND) Diciembre 2025.
Perfil solicitado: Investigador.
La actividad del presente contrato se desarrollará en el marco de una línea de investigación «- Diseño de circuitos integrados analógicos, de señal mixta y RF - Diseño de convertidores analógico-digitales (Sigma-Delta)», conforme a lo establecido en la convocatoria del proceso selectivo.
Dicha línea está asociada al proyecto/ayuda/programa de I+D+i «NeAIXt: Next Generation of edge AI crossing technology fields» con referencia PCI2025-163155. Las actividades objeto del contrato son las relativas a la línea de investigación anteriormente citada y son las siguientes:
Participación en tareas T2.1, T2.3, T3.1, T3.2, T4.2, T5.4 del proyecto, concretamente en las siguientes tareas:
- Diseño de aceleradores hardware para implementación (FPGA y ASIC en tecnología 28-nm CMOS FD-SOI) de red neuronal con aplicación en SDR/CR
- Desarrollo de redes neuronales con aplicación en dispositivos Edge-AI / AIoT
- Diseño de circuitos integrados CMOS digitales en CMOS /FD-SOI
- Validación experimental de un demostrador RF/digital gestionado por IA
Dicho proyecto/ayuda/programa financiará el contrato por un período previsto desde 01/03/2026 hasta el 31/08/2028 (fecha fin del proyecto/ayuda/programa). El coste financiado del contrato, importe bruto más el importe de las cuotas patronales por el periodo previsto de financiación, incluido el coste de la eventual indemnización por extinción de la financiación de la línea de investigación, será de 82.527,28 euros.
La dedicación será de 37,5 horas semanales que se distribuirán conforme a la siguiente jornada laboral: Lunes a viernes de 8:00 a 15:30.
Retribuciones.
El sueldo bruto mensual que percibirá el contratado ascenderá a 2.000,00 euros. En dicha retribución se encuentra incluido el prorrateo o parte proporcional de las pagas extras y cuotas a la seguridad social.
Si durante la vigencia del contrato se produjera cualquier cambio normativo que supusiera un incremento en su coste, este incremento deberá ser sufragado con cargo al proyecto o subvención del que se deriva el contrato o dará lugar, en su caso, a una reducción proporcional en su duración para asumirlo.
Orgánica(s) del proyecto: 1800233601.
Investigador responsable: Antonio José Acosta Jiménez
Requisitos específicos:
Titulación oficial requerida:
Grado en Física, o Grado en Ingeniería Electrónica de Comunicaciones, o Grado en Ingeniería Electrónica, Robótica y Mecatrónica, o Graduado en Ingeniería Electrónica Industrial, o Graduado en Ingeniería Electrónica de Comunicaciones, o Graduado en Ingeniería Electrónica y Automática, o Graduado en Ingeniería Eléctrica y Electrónica, o Ingeniero en Electrónica, o Máster Universitario en Microelectrónica: Diseño y Aplicaciones de Sistemas Micro/Nanométricos.
Otros requisitos, «Formación y Experiencia»:
- Aunque no es un requisito, se valorará positivamente titulación de doctorado en el área de Electrónica o afines. - Se valorará dominio de lengua inglesa, experiencia en herramientas CAD de diseño microelectrónico (Cadence IC, Synopsis, software FPGA..), flujo diseño ASIC digital: RT, HLS, HDL, aceleradores hardware (FPGA/ASIC), co-diseño hardware-software, SoC. Aplicación de RISC-V para Edge-AI, dispositivos eNVM, AI MCU con aplicación en Edge-AI. - Se valorará formación en microelectrónica y diseño de circuitos integrados digitales en tecnologías CMOS/FD-SOI - Se valorará experiencia en algoritmos NN con aplicación en SDR/CR/AIoT/Edge-AI, entornos de programación y desarrollo de NNs, Python, MATLAB.
Comisión de Selección:
Destino:
Instituto de Microelectrónica de Sevilla.
Categoría laboral:
Titulado Superior.