Logotipo de Universidad de Sevilla
VICERRECTORADO DE INVESTIGACIÓN
Logotipo Andalucía Tech
Letras Universidad de Sevilla

Ficha personal - Manuel Valencia Barrero


Manuel Valencia Barrero
Telefono: 95.455.61.59
Email: Solicitar correo
Perfil en ORCID: 0000-0003-4304-3054
Perfil en ResearcherID: L-8694-2015
Perfil en Scopus: 7101646885
Perfil en Dialnet: 2011983

Grupo de Investigación: Diseño de Circuitos Integrados Digitales y Mixtos
Departamento/Unidad: Tecnología Electrónica
Situación profesional: Catedrático de Universidad

Responsable de los siguientes proyectos/ayudas en la US:

  • Proyectos:

Participa en los siguientes proyectos/ayudas en la US:

  • Proyectos:
    • Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R - Equipo de Investigación)
    • Cesar: Circuitos Microelectrónicos Seguros Frente a Ataques Laterales (TEC2013-45523-R - Equipo de Investigación)
    • Circuitos Integrados para Transmisión de Información Especialmente Segura (TEC2010-16870 - Investigador)
    • Model-based synthesis of digital electronic circuits for embedded control (MOBY-DIC) (FP7-ICT-2009-4-248858 - Investigador)
    • Diseño Microelectrónico para Autenticación Cripto-Biométrica (P08-TIC-03674 - Investigador)
    • SEPIC, Sistemas empotrados para infraestructuras críticas (TSI-020100-2008-258 - Investigador)
    • HIPER: Técnicas de altas prestaciones para la verificación y diseño de circuitos digitales CMOS VLSI (TEC2007-61802 - Investigador)
    • Sistemas Empotrados Abiertos de Unidades Terminales para Sistemas de Control Industrial (EXC/2005/TIC-1023 - Investigador)
    • Diseño de sistemas digitales micro-nanoelectrónicos de altas prestaciones (EXC/2005/TIC-635 - Investigador)

  • Contratos Arts. 68/83 LOU:
    • Red General de Posicionamiento (P022-06/E16 - Investigador)
    • Microelectrónica: tecnología, diseño y test (OG-124/05 - Investigador)
    • Microelectrónica: tecnología, diseño y test (OG-084/04 - Investigador)
    • Microelectrónica: tecnología, diseño y test (OG-035/03 - Investigador)
    • Microelectrónica: tecnología, diseño y test (ESPRIT 25213-TARDIS) (OG-063/00 - Investigador)

  • Ayudas:
    • Incentivo al Grupo de Investigación TIC-180 (2017/TIC-180 - Investigador)
    • Incentivo al Grupo de Investigación TIC-180 (2011/TIC-180 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2008/TIC-180 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2007/TIC-180 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2006/TIC-180 - Investigador)

Cobertura de la base de datos de proyectos, véase aqui


Publicaciones:

Libros
Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Valencia Barrero, Manuel:
Logic-timing Simulation and the Degradation Delay Model. London, UK. Imperial College London. 2006. 267. ISBN 1 86094 589 9

Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Valencia Barrero, Manuel:
Temporización en Circuitos Integrados Digitales CMOS. Marcombo. Boixareu Editores. 2000. ISBN 84-267-1246-0

Gómez González, Isabel María, Escudero Fombuena, José Ignacio, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen:
Circuitos y Sistemas Digitales I. Parte 4: Sistemas Digitales. Servicio de Publicaciones del Departamento de Tecnología Electrónica de la Universidad de Sevilla. 1997

Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Molina Cantero, Alberto Jesus, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Problemas de Circuitos y Sistemas Digitales. Mc Graw Hill. 1997. ISBN 84-481-0966-X

Capítulos en Libros
Mora Gutierrez, Jose Miguel, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Low Power Implementation of Trivium Stream Cipher. Pag. 113-120. En: Lecture Notes in Computer Science, vol 7606. Springer, Berlin, Heidelberg. 2013

Benjumea Mondéjar, Jaime, Estrada Pérez, Adrián, Ostua Aranguena, Enrique, Rivera Romero, Octavio, Ropero, Jorge, et. al.:
Evaluación Multiagente en la Formación de Profesores Noveles. Vol. 1. Pag. 263-276. En: Programa de Equipos Docentes para la Formación de Profesores Noveles. Ed. 1. Sevilla. España. Publidisa. 2011. ISBN 978-84-86849-73-3

Miró Amarante, María Gloria, Viejo Cortés, Julián, Valencia Barrero, Manuel:
Experiencia del equipo docente de iniciación en el departamento de Tecnología Electrónica. Pag. 395-404. En: Programa de Equipos Docentes para la Formación de Profesores Noveles. Ed. 1. Sevilla. España. Publidisa. 2011. ISBN 978-84-86849-73-3

Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Ropero, Jorge, Ruiz de Clavijo Vazquez, Paulino, Sánchez Antón, Gemma, et. al.:
Aplicación de Técnicas de Evaluación Continua en Grupos Numerosos de Alumnos. Pag. 351-365. En: Experiencia de Innovacion Universitaria (I) Curso 2006-2007. Instituto de Ciencias de la Educacion de la Universidad de Sevilla. 2009. ISBN 978-84-86849-70-2

Barriga Barros, Angel, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Logic Synthesis. Vol. 5. Pag. 1753-1762. En: Encyclopedia of Computer Science and Engineering. John Wiley & Sons. 2009

Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Fundamentals of Timing Simulation. Pag. 1-21. En: Logic-timing Simulation and the Degradation Delay Model. London, UK. Imperial College London. 2006. 267. ISBN 1 86094 589 9

Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
Accurate Measurement of the Switching Activity. Pag. 227-250. En: Logic-timing Simulation and the Degradation Delay Model. London, UK. Imperial College London. 2006. 267. ISBN 1 86094 589 9

Barbancho Concejero, Julio, Guerrero Martos, David, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Formación de Profesores Noveles en Tecnología Electrónica: una Primera Aproximación. Vol. 1. Pag. 75-84. En: La Formación del Profesorado Universitario : Programa de Equipos Docentes de la Universidad de Sevilla Curso 2003-2004. Santander (ESPAÑA). Instituto de Ciencias de la Educacion de la Universidad de Sevilla. 2005. ISBN 84-86849-37-3

Dominguez Castro, Rafael, Espejo Meana, Servando, Rodriguez Vazquez, Angel, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
Summing Circuits. Vol. 20. Pag. 633-645. En: Wiley Encyclopedia of Electrical and Electronics Engineering. Ed. 1. New York, Estados Unidos. John Wiley & Sons. 1999. ISBN 0-471-13946-7

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis:
Analysis of Metastable Operation in a CMOS Dynamic D-Latch. Pag. 143-157. En: Analog Design Issues in Digital VLSI Circuits and Systems. New York, USA. Kluwer Academic Publishers. 1997

Publicaciones en Revistas
Mora Gutierrez, Jose Miguel, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Multiradix Trivium Implementations for Low-Power IoT Hardware. En: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol. 25. Núm. 12. Pag. 3401-3405. 10.1109/Tvlsi.2017.2736063

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Vulnerability Analysis of Trivium FPGA Implementations. En: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol. 25. Núm. 12. Pag. 3380-3389. 10.1109/Tvlsi.2017.2751151

Mora Gutierrez, Jose Miguel, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Trivium hardware implementations for power reduction. En: International Journal of Circuit Theory and Applications. 2017. Vol. 45. Núm. 2. Pag. 188-198. 10.1002/cta.2281

Sassaw Teshome, Gashaw, Jimenez Fernandez, Carlos Jesus, Mora Gutierrez, Jose Miguel, Valencia Barrero, Manuel:
Estudio comparativo de los divisores en la tecnologías CMOS nanométricas. 2009. Vol. 30. Núm. 2. Pag. 20-26

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Valencia Barrero, Manuel:
Selective Clock-Gating for Low-Power Synchronous Counters. En: Journal of low power electronics. 2005. Vol. 1. Núm. 1. Pag. 11-19

Parra Fernández, María del Pilar, Castro Ramirez, Javier, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits. En: Proceedings of SPIE: The International Society for Optical Engineering. 2005. Vol. 5837. Pag. 1003-1014. 10.1117/12.608276

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Switching Noise Reduction in Clock Distribution in Mixed-Mode VLSI Circuits. En: Progress in Biomedical Optics and Imaging. 2003. Vol. 5117. Pag. 564-573

Baena Oliva, Maria Carmen, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, et. al.:
Measurement of the Switching Activity of CMOS Digital Circuits At the Gate Level. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 353-362. 10.1007/3-540-45716-X_35

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Selective Clock-Gating for Low Power/Low Noise Synchronous Counters. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 448-457

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Baena Oliva, Maria Carmen, Jimenez Fernandez, Carlos Jesus, et. al.:
Switching Activity Evaluation of CMOS Digital Circuits Using Logic Timing Simulation. En: Electronics Letters. 2001. Vol. 37. Núm. 9. Pag. 555-557

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Ruiz de Clavijo Vazquez, Paulino, Valencia Barrero, Manuel:
Degradation Delay Model Extension to CMOS Gates. En: Lecture Notes in Computer Science. 2000. Vol. 1918. Pag. 149-158

Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits. En: Lecture Notes in Computer Science. 2000. Vol. 1918. Pag. 316-326

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis:
Logical Modelling of Delay Degradation Effect in Static CMOS Gates. En: IEE Proceedings. Circuits, Devices and Systems. 2000. Vol. 147. Núm. 2. Pag. 107-117

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Inertial Effect Handling Method for CMOS Digital IC Simulation. En: Electronics Letters. 1999. Vol. 35. Núm. 23. Pag. 2028-2030

Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel, et. al.:
Design and Characterisation of a CMOS VLSI Self-Timed Multiplier Architecture Based on a Bit-Level Pipelined-Array Structure. En: IEE Proceedings. Circuits, Devices and Systems. 1998. Vol. 145. Núm. 4. Pag. 247-253

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Juan Chico, Jorge:
Analysis of Metastable Operation in a CMOS Dynamic D-Latch. En: Analog Integrated Circuits and Signal Processing. 1997. Vol. 14. Núm. 1-2. Pag. 143-157

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Juan Chico, Jorge, Barriga Barros, Angel, Valencia Barrero, Manuel:
CMOS Inverter Maximum Frequency of Operation Due to Digital Signal Degradation. En: Electronics Letters. 1997. Vol. 33. Núm. 19. Pag. 1619-1621

Molina Cantero, Alberto Jesus, Medina Rodríguez, Ana Verónica, Valencia Barrero, Manuel, Escudero Fombuena, José Ignacio:
Usando el Ordenador para Entender el Ordenador. En: Revista de Enseñanza Universitaria. 1997. Vol. 1. Pag. 13-20

Valencia Barrero, Manuel, Bellido Diaz, Manuel Jesus, Huertas Diaz, Jose Luis, Acosta Jimenez, Antonio Jose, Sanchez Solano, Santiago:
Nota: Modular Asynchronous Arbiter Insensitive to Metastability. En: IEEE Transactions on Computers. 1995. Vol. 44. Núm. 12. Pag. 1456-1461

Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Huertas Diaz, Jose Luis:
Nota: Sods - a New CMOS Differential-Type Structure. En: IEEE Journal of Solid-State Circuits. 1995. Vol. 30. Núm. 7. Pag. 835-838

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Luque Rodríguez, Joaquín, Barriga Barros, Angel, Valencia Barrero, Manuel:
Evaluation of Metastability Transfer Models - an Application to an N-Bistable CMOS Synchronizer. En: International Journal of Electronics. 1995. Vol. 79. Núm. 5. Pag. 585-593

Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Huertas Diaz, Jose Luis:
Design, Testing and Applications of 4-Valued Pads. En: International Journal of Electronics. 1993. Vol. 75. Núm. 1. Pag. 115-131

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Huertas Diaz, Jose Luis:
Simple Binary Random Number Generator. En: Electronics Letters. 1992. Vol. 28. Núm. 7. Pag. 617-618

Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Huertas Diaz, Jose Luis, Bellido Diaz, Manuel Jesus:
Multiple-Valued Pads for Binary Chips. En: Electronics Letters. 1992. Vol. 28. Núm. 8. Pag. 794-796

Luque Rodríguez, Joaquín, Valencia Barrero, Manuel:
Las Prácticas en Empresas Dentro de la Formación Informática. En: Novática. 1992. Vol. 18. Núm. 96. Pag. 1-1

Calvo Aguilar, Justo, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis:
Metastable Operation in RS Flip-Flops. 1991. Vol. 70. Núm. 6. Pag. 1073-1091. 10.1080/00207219108921350

Calvo Aguilar, Justo, Acha Catalina, Jose Ignacio, Valencia Barrero, Manuel:
Asynchronous Modular Arbiter. En: IEEE Transactions on Computers. 1986. Vol. C-35. Pag. 67-70

Aportaciones a Congresos
Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII Conference on Design of Circuits and Integrated Systems (DCIS 2018). Lyon, France. 2018

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII Conference on Design of Circuitsand Integrated Systems (DCIS 2018). Lyon, France. 2018

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Potestad, Francisco Eugenio:
Distance measurement as a practical example of FPGA design. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Potestad, Francisco Eugenio:
FPGA design example for maximum operating frequency measurements. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks. Poster en Congreso. TRUDEVICE - 6th Conference on Trustworthy Manufacturing and Utilization of Secure Devices. . Barcelona. 2016

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
Creating helping posters for electronic labs. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. Escuela Superior de Ingeniería Informática de la Universidad de Sevilla. 2016

Jimenez Fernandez, Carlos Jesus, Potestad, Francisco Eugenio, Valencia Barrero, Manuel:
Fault Attack on FPGA implementations of Trivium Stream Cipher. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Montreal, Canada. 2016

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Experimental and timing analysis comparison of FPGA Trivium implementations and their vulnerability to clock fault injection. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems (2016). Granada España. 2016

Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, et. al.:
Diseño de Circuitos Integrados y Seguridad de Circuitos Criptográficos Frente a Ataques. Comunicación en Jornada. III Jornada de Investigación y Postgrado. EPS, Sevilla. 2016

Jimenez Fernandez, Carlos Jesus, López Hinojo, Antonio Alberto, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Educational applications of a pico-processor design. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. Escuela Superior de Ingeniería Informática de la Universidad de Sevilla. 2016

Mora Gutierrez, Jose Miguel, Jimenez Fernandez, Carlos Jesus, Potestad, Francisco Eugenio, Valencia Barrero, Manuel:
Low power implementation of Trivium stream cipher. Poster en Taller de trabajo. 7th Workshop on Cryptographic Hardware and Embedded Systems. Saint Malo, Francia. 2015

Jimenez Fernandez, Carlos Jesus, Fernandez, Juan, Moreno, Alejandro, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
A message transmission system with lightweight encryption as a project in a Master subject. Comunicación en congreso. Congreso Tecnologías Aplicadas A La Enseñanza De La Electrónica (Taee 2014). Bilbao, España. 2014

Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Fernández, Juan M., Moreno, Alejandro:
Sistema de transmisión de mensajes con cifrado lightweight como proyecto en asignatura de Máster. Comunicación en congreso. Congreso Tecnologías Aplicadas A La Enseñanza De La Electrónica (Taee 2014). Bilbao, España. 2014

Jimenez Fernandez, Carlos Jesus, Mora Gutierrez, Jose Miguel, Jiménez Fernández, Carlos J., Valencia Barrero, Manuel:
Low power implementation of Trivium stream cipher. Comunicación en congreso. International Workshop on Power And Timing Modeling, Optimization and Simulation. Newcastle upon Tyne, United Kingdom. 2012

Sassaw Teshome, Gashaw, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Diseño e Implementación de Multiplicadores de Montgomery en FPGAs. Comunicación en congreso. Taller sobre Hardware Reconfigurable. La Habana, Cuba. 2012

Sassaw Teshome, Gashaw, Jimenez Fernandez, Carlos J., Valencia Barrero, Manuel:
High radix implementation of Montgomery multipliers with CSA. Ponencia en Congreso. International Conference on Microelectronics (ICM 2010). El Cairo, Egipto. 2010

Mora Gutierrez, Jose Miguel, Sassaw Teshome, Gashaw, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Metodologia orientada a la elección de FPGAs con prioridad en el consumo de potencia. Comunicación en congreso. IBERCHIP XVI Workshop. Foz de Iguazú, Brasil. 2010

Sassaw Teshome, Gashaw, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Influencia de la caracterización en el flujo de diseño de circuitos CMOS nanométricos. Comunicación en congreso. IBERCHIP XVI Workshop. Foz de Iguazú, Brasil. 2010

Romero Ternero, María del Carmen, Baena Oliva, Maria Carmen, Gómez González, Isabel María, Parra Fernández, María del Pilar, Sivianes Castillo, Francisco, et. al.:
Innovative Learning and Teaching Methodology in Electronic Technology Area. A Case of Study in Computer Science University Degrees. Comunicación en congreso. (IEEE Engineering Education 2010). Madrid - Ávila. 2010

Sassaw Teshome, Gashaw, Jimenez Fernandez, Carlos J., Mora Gutierrez, Jose Miguel, Valencia Barrero, Manuel:
Estudio Comparativo de los Divisores en la Tecnología Nanométrica CMOS. Ponencia en Congreso. II International Symposium on Computing and Electronics: Design, Applications, Advanced Techniques and Current Challenges. La Habana, Cuba. 2009

Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Gómez González, Isabel María, Valencia Barrero, Manuel:
Estudio cuantitativo de 10 años de Calificaciones. Comunicación en congreso. VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. TAEE . 2008

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Gómez González, Isabel María, Valencia Barrero, Manuel:
Presencia y abandono de alumnos en nuestras asignaturas. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Zaragoza, España. 2008

Peñalosa, D, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Heapan: a High-Level Computer Architecture Analysis Tool. Comunicación en congreso. VLSI Circuits and Systems Conference SPIE 2007. Maspalomas, España. 2007. VLSI Circuits and Systems Conference SPIE 2007. --. --

Estrada Pérez, Adrián, Sassaw Teshome, Gashaw, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Partitioning and Characterization of High Speed Adder Structures in Deep-Submicron Technologies. Comunicación en congreso. VLSI Circuits and Systems Conference SPIE 2007. Maspalomas, España. 2007. VLSI Circuits and Systems Conference SPIE 2007. 960. 961

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
A Switching Noise Vision of the Optimization Techniques for Low-Power Synthesis. Comunicación en congreso. European Conference on Circuit Theory and Design ECCTD . Santander (ESPAÑA). 2007. European Conference on Circuit Theory and Design ECCTD 2007. 156. 159

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
Asymmetric Clock Driver for Improved Power and Noise Performances. Comunicación en congreso. IEEE International Symposium on Circuits and Systems (ISCAS 2007). New Orleans, USA. 2007. Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on. 893. 896

Sassaw Teshome, Gashaw, Estrada Pérez, Adrián, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Análisis de Estructuras de Sumadores para su Incorporación en Docencia. Comunicación en congreso. Workshop IBERCHIP. Lima, Perú. 2007. XIII Workshop IBERCHIP ( Año: 2007, Difusión: Internacional ). 453. 456

Peñalosa Mauri, Dionisio David, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Teapan: una Herramienta para el Diseño de Arquitecturas a Alto Nivel. Comunicación en congreso. IBERCHIP. San Jose, Costa Rica. 2006. XII Workshop IBERCHIP. 250. 253

Estrada Pérez, Adrián, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Caracterización de Sumadores en Tecnologías Fuertemente Submicrónicas. Comunicación en congreso. IBERCHIP. San Jose, Costa Rica. 2006. XII Workshop IBERCHIP. 38. 41

Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Ostua Aranguena, Enrique:
Introducción de Dispositivos Programables en Prácticas de Laboratorio. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2006

Peñalosa Mauri, Dionisio David, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Descripción de Arquitecturas de Procesadores a Alto Nivel con Heapan. Comunicación en congreso. Workshop IBERCHIP. Salvador de Bahía, Brasil. 2005. XI Workshop IBERCHIP. 1. 10

Estrada Pérez, Adrián, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
A Methodology for the Characterization of Arithmetic Circuits on CMOS Deep-Submicron Technologies. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II Microtechnologies for the New Millennium 2005. Sevilla. 2005

Jimenez Fernandez, Carlos Jesus, Barbancho Concejero, Antonio, Valencia Barrero, Manuel:
Realización de Prácticas de Electrónica Digital con un Esquema de Documentación Jerarquizada. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. 2004. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. 1. 10

Peñalosa, D, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Herramienta de Evaluación de Arquitecturas de Procesadores a Muy Alto Nivel. Comunicación en congreso. Telec 04 International Conference. Santiago de Cuba, Cuba. 2004. Proceedings Telec 04 International Conference. -. -

Peñalosa, D, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Organización de un Computador Específico para Bases de Datos (CBD). Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Las Palmas de Gran Canaria. 2002. Actas Taee-2002. 407. 410

Peñalosa, D, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Diseño y Simulación de CBD con Alliance. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Las Palmas de Gran Canaria. 2002. Actas Taee-2002. 395. 398

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Design of Synchronous Counters for Low Noise Low Power Applications Using Clock Gating Techniques. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Santander, Spain. 2002. Dcis2002 : Procceidings of the XVII, Conference on Design of Circuits and Integrated Systems. 163. 168

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Selective Clock-Gating for Low Power/Low Noise Synchronous Counters. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 448. 457

Baena Oliva, Maria Carmen, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, et. al.:
Measurement of the Switching Activity of CMOS Ditial Circuits At the Gate Level. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 353. 362

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Switching Noise Reduction in Clock Distribution in Mixed-Mode VLSI Circuits. Comunicación en congreso. Proc. SPIE. -. 2002. Proceedings of SPIE: VLSI Circuits and Systems. 564. 573

Baena Oliva, Maria Carmen, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, et. al.:
Simulation-Driven Switching Activity Evaluation of CMOS Digital Circuits. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 608. 612

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Halotis: High Accuracy Logic Timing Simulator With Inertial and Degradation Delay Model. Comunicación en congreso. Design, Automation and Test in Europe Conference. Munich. 2001. Date Conference 2001. 467. 468

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
AUTODDM: Automatic Characterization Tool for the Delay Degradation Model. Comunicación en congreso. International Conference on Electronics, Circuits and Systems. Malta. 2001. Icecs Conference 2001. 1631. 1634

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
A Comparison of Switching Noise Generation in CMOS Binary Parallel Adders. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 80. 85

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, et. al.:
Logic-Timing Simulation Using the Degradation Delay Model. Comunicación en congreso. International Workshop on Logic & Synthesis. Granlibakken, California. 2001. Iwls'2001. 237. 242

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Reduction of Switching Noise in Digital CMOS Circuits for Pin Swapping of Library Cells. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. Yberdon-Les-Bains, Suiza. 2001. Patmos'2001. 9.3.1. 9.3.10

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
DDM Characterization Methology and Automation. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. Yberdon-Les-Bains, Suiza. 2001. Patmos'2001. 5.2.1. 5.2.10

Acosta Jimenez, Antonio Jose, Parra Fernández, María del Pilar, Juan Chico, Jorge, Valencia Barrero, Manuel, Jiménez Naharro, Raúl:
Reduction of Switching Noise in Low-Power CMOS Digital Circuits by Gate Level Optimization. Comunicación en congreso. International Workshop on Logic & Synthesis. Granlibakken, California. 2001. Iwls'2001. 101. 106

Acosta Jimenez, Antonio Jose, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Characterization and Optimized Use of Digital CMOS Library Cells for Low Switching Noise Generation. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 623. 628

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Gate-Level Simulation of CMOS Circuits Using the IDDM Model. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Sydney. 2001. ISCAS Symposium 2001. 483. 486

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
CMOS Inverter Input-to-Output Coupling Capacitance Modelling for Timing Analysis. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos98. 74. 82

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Delay Degradation Effect in Submicronic CMOS Inverters. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1997. 215. 224

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Casado, Ivan, Valencia Barrero, Manuel:
Diseño de un Procesador Sencillo con Carácter Docente: Teoría y Práctica. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Casado, Ivan, Valencia Barrero, Manuel:
Emulador de un Procesador Sencillo. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Gómez González, Isabel María, Valencia Barrero, Manuel:
EMU 86. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Inertial and Degradation Delay Model for CMOS Logic Gates. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Ginebra, Suiza. 2000. Iscas'2000. 459. 462

Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Degradation Delay Model Extension to CMOS Gates. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'2000. 149. 158

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Study and Analysis of Low Voltage/Low Power CMOS Logic Families for Low Switching Noise. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1999. 377. 386

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Gate-Level Modeling of the Delay Degradation Effect. Comunicación en congreso. Design of Integrated Circuits and Systems DCIS 2000. Montpellier, Francia. 2000. Dcis'2000. 537. 542

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Influence of Timing Schemes on Switching Noise Generation. Comunicación en congreso. Design of Integrated Circuits and Systems DCIS 2000. Montpellier, Francia. 2000. Dcis'2000. 788. 793

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Degradation Delay Model Application to Oscillatory Metastability. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1999. 155. 164

Acosta Jimenez, Antonio Jose, Juan Chico, Jorge, Valencia Barrero, Manuel:
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'2000. 316. 326

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Logic Simulation of Oscillatory Metaestability. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 99. Palma de Mallorca, España. 1999. XIV Design of Circuits and Integrated Systems Conference, DCIS 99. 333. 338

Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Efficient Self-Timed Circuits Based on Weak Nmos-Trees. Comunicación en congreso. International Conference on Electronics, Circuits and Systems. Lisboa, Portugal. 1998. Icecs'1998. 179. 182

Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Realizacion de un Sistema Digital: Implementacion Sobre FPGA y Testado de Laboratorio. Comunicación en congreso. Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. 1998. III Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. 281. 286

García, C., Parada Sanguino, Margarita, Valencia Barrero, Manuel:
Sistema Multimedia Aplicado a la Enseñanza de Semiconductores. Comunicación en congreso. Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. 1998. III Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. 159. 163

Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Self-Timed Linear-Feedback Shift Registers. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 98. 1998. XIII Design of Circuits and Integrated Systems Conference, DCIS 98. 660. 665

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Accurate Input to Output Coupling Capacitance Modeling for Digital CMOS Inverters. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 98. 1998. XIII Design of Circuits and Integrated Systems Conference, DCIS 98. 368. 373

Medina Rodríguez, Ana Verónica, Escudero Fombuena, José Ignacio, Molina Cantero, Alberto Jesus, Valencia Barrero, Manuel:
Usando el Ordenador para Entender el Ordenador. Ponencia en Congreso. Jornadas Andaluzas de Calidad de la Enseñanza Universitaria. Santander (ESPAÑA). 1997. Actas I Jornadas Andaluzas de Calidad en la Enseñanza Universitaria. 1. 1

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Performance Comparison of CMOS Differential Circuits for Low-Power and Self-Timed Applications. Comunicación en congreso. DCIS 97. Santander (ESPAÑA). 1997. Proceedings of the XII International Conference on Design of Circuits and Integrated Systems. 541. 546

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Fully Physical Characterization of the Delay Degradation Effect in Submicronic CMOS Inverters. Comunicación en congreso. DCIS 97. Santander (ESPAÑA). 1997. Proceedings of the XII International Conference on Design of Circuits and Integrated Systems. 465. 471

Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, López, Luis Miguel, Valencia Barrero, Manuel:
CAD para Diseño a Nivel RT de Unidades de Control. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica Taee-96. Santander (ESPAÑA). 1996. Actas Taee-96. 188. 193

Acosta Jimenez, Antonio Jose, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel, Barriga Barros, Angel, Jiménez Naharro, Raúl, et. al.:
New CMOS VLSI Linear Self-Timed Architectures. Comunicación en congreso. Asynchronous Design Methodologies. Londres, UK. 1996. 2nd Working Conference on Asynchronous Design Methodologies. 14. 23

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Marciano, Pilar Macarena, Valencia Barrero, Manuel:
Enseñanza Práctica Interactiva de Circuitos Digitales Básicos Mediante Herramientas CAD/Caee. Comunicación en congreso. VI Jornadas de Tecnología Electrónica. Gran Canaria. 1995. Actas de las VI Jornadas de Tecnología Electrónica. 276. 280

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Enseñanza Integrada: una Aplicación a la Docencia de Circuitos Secuenciales. Comunicación en congreso. Taee 94. 1994. Taee'94. 213. 222

Sanchez Solano, Santiago, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis, Jimenez Fernandez, Carlos Jesus:
Redes e Interconexiones de Procesadores con Capacidad de Tolerancia a Fallos. Comunicación en congreso. Congreso de Diseño de Circuitos Integrados. Toledo. 1992. DCIS 1992. 541. 542

Huertas Diaz, Jose Luis, Calvo Aguilar, Justo, Valencia Barrero, Manuel:
Aportaciones al Estudio de la Metaestabilidad: Evidencias Expermientales. Comunicación en congreso. V Reunión del G.E.M. 1984. G.E.M. Grupo Especializado de Electricidad y Magnetismo. 282. 287

Tesis dirigidas y co-dirigidas:


Potestad, Francisco Eugenio:
Vulnerabilidad y análisis diferencial mediante inserción de fallos de cifradores Trivium en FPGA y ASIC. Tesis Doctoral. 2019

(Doctorando no grabado)
Implementaciones VLSI de cifradores de flujo Trivium de bajo consumo. Tesis Doctoral. 2017

Baena Oliva, Maria Carmen:
Estimación de la actividad de conmutación en circuitos digitales CMOS VLSI. Tesis Doctoral. 2012

Sassaw Teshome, Gashaw:
Circuitos Aritméticos CMOS Nanométricos para Aplicaciones Criptográficas. Tesis Doctoral. 2011

Parra Fernández, María del Pilar:
Ruido de conmutación en circuitos integrados digitales CMOS. Tesis Doctoral. 2010

Juan Chico, Jorge:
Degradación del Retraso de Propagación en Puertas Lógicas CMOS VLSI. Tesis Doctoral. 2000

Acosta Jimenez, Antonio Jose:
Circuitos Integrados CMOS Autotemporizados. Tesis Doctoral. 1995

Bellido Diaz, Manuel Jesus:
Biestables CMOS VLSI Bajo Entradas Asíncronas: Problemas y Aplicaciones. Tesis Doctoral. 1994

Vicerrectorado de Investigación. Universidad de Sevilla. Pabellón de Brasil. Paseo de las Delicias s/n. Sevilla