Logotipo de Universidad de Sevilla
VICERRECTORADO DE INVESTIGACIÓN
Logotipo Andalucía Tech
Letras Universidad de Sevilla

Ficha personal - María del Pilar Parra Fernández


María del Pilar Parra Fernández
Telefono: 95.455.27.85
Email: Solicitar correo
Perfil en ORCID: 0000-0003-2121-8247

Grupo de Investigación: Diseño de Circuitos Integrados Digitales y Mixtos
Departamento/Unidad: Tecnología Electrónica
Situación profesional: Profesora Titular de Universidad

Participa en los siguientes proyectos/ayudas en la US:

  • Proyecto de investigación:
    • Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R - Equipo de Investigación)
    • Cesar: Circuitos Microelectrónicos Seguros Frente a Ataques Laterales (TEC2013-45523-R - Equipo de Investigación)
    • Circuitos Integrados para Transmisión de Información Especialmente Segura (TEC2010-16870 - Investigador)
    • Model-based synthesis of digital electronic circuits for embedded control (MOBY-DIC) (FP7-ICT-2009-4-248858 - Investigador)
    • Diseño Microelectrónico para Autenticación Cripto-Biométrica (P08-TIC-03674 - Otro Investigador)
    • SEPIC, Sistemas empotrados para infraestructuras críticas (TSI-020100-2008-258 - Investigador)
    • Sistemas Empotrados Abiertos de Unidades Terminales para Sistemas de Control Industrial (EXC/2005/TIC-1023 - Investigador)
    • Diseño de sistemas digitales micro-nanoelectrónicos de altas prestaciones (EXC/2005/TIC-635 - Otro Investigador)

  • Ayuda a la investigación:
    • Incentivo al Grupo de Investigación TIC-180 (2019/TIC-180 - Investigador)
    • Incentivo al Grupo de Investigación TIC-180 (2017/TIC-180 - Investigador)
    • Incentivo al Grupo de Investigación TIC-180 (2011/TIC-180 - Investigador)
    • Incentivo al Grupo de Investigación TIC-180 (2010/TIC-180 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2008/TIC-180 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2007/TIC-180 - Investigador)

Cobertura de la base de datos de proyectos, véase aqui


Publicaciones:

Libros
Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen:
Manual de Prácticas. Circuitos y Sistemas Digitales I. España. Servicio de Publicaciones del Departamento de Tecnología Electrónica de la Universidad de Sevilla. 1997. ISBN TESP-9502-008

Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Molina Cantero, Alberto Jesus, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Problemas de Circuitos y Sistemas Digitales. Mc Graw Hill. 1997. ISBN 84-481-0966-X

Capítulos en Libros
Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Estrada Pérez, Adrián, Juan Chico, Jorge, Martín Guillén, Sergio, et. al.:
Aplicación de Técnicas de Evaluación Continua en Grupos Numerosos de Alumnos. Pag. 351-365. En: Experiencia de Innovacion Universitaria (I) Curso 2006-2007. Instituto de Ciencias de la Educacion de la Universidad de Sevilla. 2009. ISBN 978-84-86849-70-2

Publicaciones en Revistas
Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Switching Noise Optimization in the Wake-Up Phase of Leakage-Aware Power Gating Structures. En: Lecture Notes in Computer Science. 2009. Vol. 5953. Pag. 76-85. 10.1007/978-3-642-11802-9_12

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Castro Ramirez, Javier, Sánchez Raya, Manuel, Acosta Jimenez, Antonio Jose:
Optimization of Master-Slave Flip-Flops for High-Performance Applications. En: Lecture Notes in Computer Science. 2006. Vol. 4148. Pag. 439-449

Parra Fernández, María del Pilar, Castro Ramirez, Javier, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits. En: Proceedings of SPIE: The International Society for Optical Engineering. 2005. Vol. 5837. Pag. 1003-1014. 10.1117/12.608276

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Valencia Barrero, Manuel:
Selective Clock-Gating for Low-Power Synchronous Counters. En: Journal of low power electronics. 2005. Vol. 1. Núm. 1. Pag. 11-19

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Analysis of Current-Mode Flip-Flops in CMOS Technologies. En: Progress in Biomedical Optics and Imaging. 2003. Vol. 5117. Pag. 515-526

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A New Hybrid Cbl-CMOS Cell for Optimum Noise/Power Applications. En: Lecture Notes in Computer Science. 2003. Núm. 2799. Pag. 491-500

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Switching Noise Reduction in Clock Distribution in Mixed-Mode VLSI Circuits. En: Progress in Biomedical Optics and Imaging. 2003. Vol. 5117. Pag. 564-573

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Selective Clock-Gating for Low Power/Low Noise Synchronous Counters. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 448-457

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A Technique to Generate CMOS VLSI Flip-Flops Based on Differential Latches. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 209-218

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
High-Performance Edge-Triggered Flip-Flops Using Weak-Branch Differential Latch. En: Electronics Letters. 2002. Vol. 38. Núm. 21. Pag. 1243-1244

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Analysis of High-Performance Flip-Flops for Submicron Mixed-Signal Applications. En: Analog Integrated Circuits and Signal Processing. 2002. Vol. 33. Núm. 2. Pag. 145-156

Aportaciones a Congresos
Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Gallardo, Alejandro, Potestad, Francisco Eugenio, et. al.:
Learning VHDL through teamwork FPGA game design. Ponencia en Congreso. 2020 XIV Technologies Applied to Electronics Teaching Conference (TAEE). - Oporto, Portugal. 2020

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII Conference on Design of Circuits and Integrated Systems (DCIS 2018). Lyon, France. 2018

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII Conference on Design of Circuitsand Integrated Systems (DCIS 2018). Lyon, France. 2018

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Potestad, Francisco Eugenio:
Distance measurement as a practical example of FPGA design. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Potestad, Francisco Eugenio:
FPGA design example for maximum operating frequency measurements. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel:
Creating helping posters for electronic labs. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. Escuela Superior de Ingeniería Informática de la Universidad de Sevilla. 2016

Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, et. al.:
Diseño de Circuitos Integrados y Seguridad de Circuitos Criptográficos Frente a Ataques. Comunicación en Jornada. III Jornada de Investigación y Postgrado. EPS, Sevilla. 2016

Jimenez Fernandez, Carlos Jesus, López Hinojo, Antonio Alberto, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Educational applications of a pico-processor design. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. Escuela Superior de Ingeniería Informática de la Universidad de Sevilla. 2016

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Master-Slave Flip-Flop Optimization for Fine-Grained Clock-Gating Applications. Comunicación en congreso. IEEE Latin American Symposium on Circuits and Systems. Brasil. 2010

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Revisiting Clock-Gating: the Common Place for Power Reduction. Comunicación en congreso. XVI Workshop IBERCHIP. Iguazu Falls, Brasil. 2010. XVI Workshop IBERCHIP. -. -

Castro Ramirez, Javier, Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
An Improved Differential Pull-Down Network Logic Configuration for Dpa Resistant Circuits. Comunicación en congreso. The 22nd International Conference on Microelectronics. El Cairo, Egipto. 2010

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Optimization of Clock-Gating Structures for Low-Leakage High-Performance Applications. Comunicación en congreso. IEEE International Symposium on Circuits and Systems, ISCAS, pp. 1979-1982, Jun. 201. Paris, France. 2010. Proceedings of 2010 IEEE International Symposium on Circuits Ans Systems (ISCAS). 3220. 3223

Romero Ternero, María del Carmen, Baena Oliva, Maria Carmen, Gómez González, Isabel María, Parra Fernández, María del Pilar, Sivianes Castillo, Francisco, et. al.:
Innovative Learning and Teaching Methodology in Electronic Technology Area. A Case of Study in Computer Science University Degrees. Comunicación en congreso. (IEEE Engineering Education 2010). Madrid - Ávila. 2010

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Switching Noise Optimization in the Wake-Up Phase of Leakage-Aware Power Gating Structures. Comunicación en congreso. Nineteenth International Workshop on Power and Timing Modeling, Optimization and Simulation. Delft, Países Bajos. 2009. Lecture Notes in Computer Science, 2010, Volume 5953/2010. 76. 85

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Gómez González, Isabel María, Valencia Barrero, Manuel:
Presencia y abandono de alumnos en nuestras asignaturas. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Zaragoza, España. 2008

Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Gómez González, Isabel María, Valencia Barrero, Manuel:
Estudio cuantitativo de 10 años de Calificaciones. Comunicación en congreso. VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. TAEE . 2008

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
A Switching Noise Vision of the Optimization Techniques for Low-Power Synthesis. Comunicación en congreso. European Conference on Circuit Theory and Design ECCTD . Santander (ESPAÑA). 2007. European Conference on Circuit Theory and Design ECCTD 2007. 156. 159

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
A Methodology for Switching Noise Estimation At a Gate Level. Comunicación en congreso. VLSI Circuits and Systems Conference SPIE 2007. Maspalomas, España. 2007. VLSI Circuits and Systems Conference SPIE 2007. 1000. 1006

Acosta Jimenez, Antonio Jose, Mora Gutierrez, Jose Miguel, Castro Ramirez, Javier, Parra Fernández, María del Pilar:
Effects of Buffer Insertion on the Average/Peak Power Ratio in CMOS VLSI Digital Circuits. Comunicación en congreso. VLSI Circuits and Systems Conference SPIE 2007. Maspalomas, España. 2007. VLSI Circuits and Systems Conference SPIE 2007. 1007. 1014

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
Asymmetric Clock Driver for Improved Power and Noise Performances. Comunicación en congreso. IEEE International Symposium on Circuits and Systems (ISCAS 2007). New Orleans, USA. 2007. Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on. 893. 896

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Optimization of master-slave Flip-Flops for high performance applications. Comunicación en congreso. International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS 2006). Montpellier (France). 2006

Parra Fernández, María del Pilar, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
A Methodology for the Characterization of Arithmetic Circuits on CMOS Deep Submicron Technologies. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005. VLSI Circuits and Systems II. 902. 913

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Performance Analysis of Full Adders in CMOS Technologies. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005. VLSI Circuits and Systems II. 38. 48

Parra Fernández, María del Pilar, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Application of Clock Gating Techniques At a Flip-Flop Level to Switching Noise Reduction in VLSI Circuits. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005. VLSI Circuits and Systems II. 1003. 1014

Jimenez, R, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A New Hybrid Cbl-CMOS Cell for Optimum Noise/Power Application. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2003. Power and Timing Modeling, Optimization and Simulation. 491. 500

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Optimum Current/Voltage Mode Circuit Partitioning for Low Noise Applications. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Ciudad Real, España. 2003. DCIS 2003: XVIII Conference on Desing of Circuits and Integreted Systems. 63. 68

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Design of Synchronous Counters for Low Noise Low Power Applications Using Clock Gating Techniques. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Santander, Spain. 2002. Dcis2002 : Procceidings of the XVII, Conference on Design of Circuits and Integrated Systems. 163. 168

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Switching Noise Reduction in Clock Distribution in Mixed-Mode VLSI Circuits. Comunicación en congreso. Proc. SPIE. -. 2002. Proceedings of SPIE: VLSI Circuits and Systems. 564. 573

Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Analysis of Current-Mode Flip-Flops in CMOS Technologies. Comunicación en congreso. Proc. SPIE. -. 2002. Proceedings of SPIE: VLSI Circuits and Systems. 515. 526

Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A Technique to Generate CMOS VLSI Flip-Flop Based on Differential Latches. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 209. 218

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Selective Clock-Gating for Low Power/Low Noise Synchronous Counters. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 448. 457

Peñalosa, D, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Diseño y Simulación de CBD con Alliance. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Las Palmas de Gran Canaria. 2002. Actas Taee-2002. 395. 398

Peñalosa, D, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Organización de un Computador Específico para Bases de Datos (CBD). Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Las Palmas de Gran Canaria. 2002. Actas Taee-2002. 407. 410

Acosta Jimenez, Antonio Jose, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Characterization and Optimized Use of Digital CMOS Library Cells for Low Switching Noise Generation. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 623. 628

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartín, P., Acosta Jimenez, Antonio Jose:
Analysis of High-Performance Flip-Flops for Mixed-Signal Applications. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 344. 349

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
A Comparison of Switching Noise Generation in CMOS Binary Parallel Adders. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 80. 85

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Reduction of Switching Noise in Digital CMOS Circuits for Pin Swapping of Library Cells. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. Yberdon-Les-Bains, Suiza. 2001. Patmos'2001. 9.3.1. 9.3.10

Acosta Jimenez, Antonio Jose, Parra Fernández, María del Pilar, Juan Chico, Jorge, Valencia Barrero, Manuel, Jiménez Naharro, Raúl:
Reduction of Switching Noise in Low-Power CMOS Digital Circuits by Gate Level Optimization. Comunicación en congreso. International Workshop on Logic & Synthesis. Granlibakken, California. 2001. Iwls'2001. 101. 106

Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Casado, Ivan, Valencia Barrero, Manuel:
Emulador de un Procesador Sencillo. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Casado, Ivan, Valencia Barrero, Manuel:
Diseño de un Procesador Sencillo con Carácter Docente: Teoría y Práctica. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Parra Fernández, María del Pilar, Barriga Barros, Angel, Acosta Jimenez, Antonio Jose:
Desarrollo de un Entorno Informatico de Ayuda a la Docencia de Sistemas de Comunicacion. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica, Taee 98. 1998. III Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica, Taee 98. 401. 406

Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Realizacion de un Sistema Digital: Implementacion Sobre FPGA y Testado de Laboratorio. Comunicación en congreso. Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. 1998. III Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. 281. 286

Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Baena, J.J.:
Incorporación de Bdd a la Docencia de Circuitos Digitales. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica Taee-96. Santander (ESPAÑA). 1996. Actas Taee-96. 182. 187

Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, López, Luis Miguel, Valencia Barrero, Manuel:
CAD para Diseño a Nivel RT de Unidades de Control. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica Taee-96. Santander (ESPAÑA). 1996. Actas Taee-96. 188. 193

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Marciano, Pilar Macarena, Valencia Barrero, Manuel:
Enseñanza Práctica Interactiva de Circuitos Digitales Básicos Mediante Herramientas CAD/Caee. Comunicación en congreso. VI Jornadas de Tecnología Electrónica. Gran Canaria. 1995. Actas de las VI Jornadas de Tecnología Electrónica. 276. 280

Quintana Toledo, Jose Maria, Avedillo de, Maria Jose, Parra Fernández, María del Pilar, Huertas Diaz, Jose Luis:
Optimum Pla Folding Through Boolean Satisfiability. Comunicación en congreso. Asia and South Pacific Design Automation Conference. Japon. 1995. Proceedings of Asia and South Pacific Design Automation Conference. 289. 293

Parra Fernández, María del Pilar, Avedillo de, Maria Jose, Quintana Toledo, Jose Maria:
Plegado Óptimo de Plas Mediante Satisfactoriedad Booleana. Comunicación en congreso. IX Congreso de Diseño de Circuitos Integrados. Gran Canaria. 1994. DCIS 94. 523. 528

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Enseñanza Integrada: una Aplicación a la Docencia de Circuitos Secuenciales. Comunicación en congreso. Taee 94. 1994. Taee'94. 213. 222

Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Quintana Toledo, Jose Maria, Huertas Diaz, Jose Luis:
Una Herramienta para la Construcción de Multiplicadores Óptimos en Campos Finitos. Comunicación en congreso. Congresos de Diseño de Circuitos Integrados. Málaga. 1993. VIII Congreso de Diseño Circuitos Integrados. 97. 101

Parra Fernández, María del Pilar:
Distance measurement as a practical example of FPGA design. Comunicación en congreso

Tesis dirigidas y co-dirigidas:


Castro Ramirez, Javier:
Desarrollo y aplicaciones de técnicas de control de corriente de alimentación en circuitos integrados digitales CMOS. Tesis Doctoral. 2011

Vicerrectorado de Investigación. Universidad de Sevilla. Pabellón de Brasil. Paseo de las Delicias s/n. Sevilla