Logotipo de Universidad de Sevilla
VICERRECTORADO DE INVESTIGACIÓN
Logotipo Andalucía Tech
Letras Universidad de Sevilla

Ficha personal - Antonio José Ginés Arteaga


Antonio José Ginés Arteaga
Telefono: 954466666
Email: Solicitar correo
Perfil en ORCID: 0000-0001-5272-5802
Perfil en ResearcherID: L-1179-2014

Grupo de Investigación: Diseño y Test de Circuitos Integrados de Señal Mixta
Departamento/Unidad: Electrónica y Electromagnetismo
Situación profesional: Profesor Ayudante Doctor

Responsable de los siguientes proyectos/ayudas en la US:

  • Contrato con empresas (Arts. 68/83 LOU):
    • Adaptable Scalable Mixed-Signal Sensor/Actuator Front-End for Micro-C and FPGAs (3248/0859)
    • Prototipo de convertidor A/D de alta velocidad (150MSPS) y precisión (12 bits) con autocalibración endurecido contra radiación. (3372/0859)
    • Optimización de arquitecturas del convertidor Analógico-Digital 2SE-ADC12100-AERO (3158/0859)
    • Estudio sobre técnicas de calibración en convertidores Analógico-Digitales (2919/0859)

Participa en los siguientes proyectos/ayudas en la US:

  • Proyecto de investigación:
    • Nuevos Paradigmas para el Test de Circuitos Integrados de Señal Mixta (TEC2015-68448-R - Equipo Trabajo (Solicitud))
    • Adaptando el Diseño y Test de Circuitos Integrados de Señal Mixta y de Rf a las Variaciones del Proceso y del Entorno (TEC2011-28302 - Investigador)
    • Auto-Calibración y Auto-Test en Circuitos Analógicos, Mixtos y de Radio Frecuencia (P09-TIC-5386 - Investigador)
    • Técnicas de diseño y test de circuitos integrados mixtos en tecnologías emergentes (EXC/2005/TIC-927 - Otro Investigador)

  • Ayuda a la investigación:
    • Incentivo al Grupo de Investigación TIC-178 (2017/TIC-178 - Investigador)
    • Incentivo al Grupo de Investigación TIC-178 (2011/TIC-178 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-178 (2009/TIC-178 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-178 (2008/TIC-178 - Investigador)
    • Ayuda a la Consolidación del Grupo de Investigación TIC-178 (2007/TIC-178 - Investigador)

Participación en proyectos externos:

  • Aproximación estadística a la simulación de defectos en circuitos Analógicos y de Señal Mixta complejos: aplicación a los eventos transitorios inducidos por la radiación (StatSET) (Consejo Superior de Investigaciones Científicas (CSIC))

Cobertura de la base de datos de proyectos, véase aqui


Publicaciones:

Capítulos en Libros
Gines Arteaga, Antonio Jose, Fiorelli Martegani, Rafaella Bianca, Villegas Calvo, Jose Alberto, Doldan Lorenzo, Ricardo, Barragan Asian, Manuel Jose, et. al.:
Design of an Energy-Efficient ZigBee Transceiver. Pag. 173-204. En: Mixed-Signal Circuits. Taylor & Francis Group - CRC Press. 2015. ISBN 978-1-4822-6062-5

Publicaciones en Revistas
Gutierrez, Valentin, Gines Arteaga, Antonio Jose, Leger, Gildas:
Assessing AMS-RF Test Quality by Defect Simulation. En: IEEE Transactions on Device and Materials Reliability. 2019. Vol. 19. Núm. 1. Pag. 55-63

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Fast Background Calibration of Sampling Timing-Skew in SHA-less Pipeline ADCs. En: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol. 25. Núm. 10. Pag. 2966-2970. 10.1109/Tvlsi.2017.2718625

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Black-Box Calibration for ADCs With Hard Nonlinear Errors Using a Novel INL-Based Additive Code: A Pipeline ADC Case Study. En: IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2017. Vol. PP. http://dx.doi.org/10.1109/TCSI.2017.2662085

Nuñez Martínez, Juan, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Design methodology for low-jitter differential clock recovery circuits in high performance ADCs. En: Analog Integrated Circuits and Signal Processing. 2016. Vol. 89. Núm. 3. Pag. 593-609. 10.1007/s10470-016-0870-6

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Background Digital Calibration of Comparator Offsets in Pipeline ADCs. En: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2015. Vol. 23. Núm. 7. Pag. 1345-1349. 10.1109/Tvlsi.2014.2335233

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Blind Adaptive Estimation of Integral Nonlinear Errors in Adcs Using Arbitrary Input Stimulus. En: IEEE Transactions on Instrumentation and Measurement. 2011. Vol. 60. Núm. 2. Pag. 452-461. 10.1109/Tim.2010.2051062

Leger, Gildas, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
On Chopper Effects in Discrete-Time SD Modulators. En: IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2010. Vol. 57. Núm. 9. Pag. 2438-2449. 10.1109/Tcsi.2010.2043996

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
New Swapping Technique for Background Calibration of Capacitor Mismatch and Amplifier Finite DC-Gain in Pipeline Adcs. En: Analog Integrated Circuits and Signal Processing. 2008. Vol. 57. Núm. 1-2. Pag. 57-68

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Noisy Signal Based Background Technique for Gain Error Correction in Pipeline Adcs. En: IEEE Proceedings. Computers and Digital Techniques. 2005. Vol. 152. Núm. 1. Pag. 53-63

Aportaciones a Congresos
Antonio Lopez Angulo, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo:
Calibration of Capacitor Mismatch and Static Comparator Offset in SAR ADC with Digital Redundancy. Comunicación en congreso. 2020 IEEE International Symposium on Circuits and Systems (ISCAS). Sevilla. 2020

Antonio Lopez Angulo, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo:
Digital calibration of capacitor mismatch and comparison offset in Split-CDAC SAR ADCs with redundancy. Comunicación en congreso. 2020 18th IEEE International New Circuits and Systems Conference (NEWCAS). Montreal, Canada. 2020

Antonio Lopez Angulo, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo:
Mismatch and Offset Calibration in Redundant SAR ADC. Comunicación en congreso. 2019 XXXIV Conference on Design of Circuits and Integrated Systems (DCIS). Bilbao (España). 2019

Gines Arteaga, Antonio Jose, Antonio Lopez Angulo, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Description of SAR ADCs with Digital Redundancy using a Unified Hardware-Based Approach. Comunicación en congreso. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Florencia, Italia. 2018

Gutierrez, Valentin, Gines Arteaga, Antonio Jose, Leger, Gildas:
AMS-RF test quality: Assessing defect severity. Comunicación en congreso. IEEE International Symposium on On-Line Testing And Robust System Design. Platja d'Aro, Spain. 2018

Antonio Lopez Angulo, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
SAR ADCs with Redundant Split-capacitor DAC. Comunicación en congreso. XXXIII Conference on Design of Circuits and Integrated Systems. - Lyon, Francia, Francia. 2018

Antonio Lopez Angulo, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Redundant SAR ADCs with Split-capacitor DAC. Comunicación en congreso. 25th IEEE International Conference on Electronics. Burdeos, Francia. 2018

Lopez Angulo, Antonio, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Unified Hardware-Based Description for SAR ADCs with Redundancy. Comunicación en congreso. XXXII Conference of Design of Circuits and Integrated Systems (DCIS¿2017). Barcelona, España. 2017

Delgado Restituto, Manuel, Carrasco Robles, Manuel, Fiorelli Martegani, Rafaella Bianca, Gines Arteaga, Antonio Jose, Rodriguez Vazquez, Angel:
A 76nW, 4kS/s 10-bit SAR ADC with offset cancellation for biomedical applications. Comunicación en congreso. 2016 IEEE Asia Pacific Conference on Circuits and Systems. Jeju, Korea del Sur. 2017

Barragan Asian, Manuel Jose, Leger, Gildas, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
On the limits of machine learning-based test: A calibrated mixed-signal system case study. Comunicación en congreso. Design, Automation Test in Europe Conference Exhibition. Lausanne, Suisa. 2017

Delgado Restituto, Manuel, Carrasco Robles, Manuel, Fiorelli Martegani, Rafaella Bianca, Gines Arteaga, Antonio Jose, Rodriguez Vazquez, Angel:
A low-energy 10-bit SAR ADC with embedded offset cancellation. Comunicación en congreso. Design of Circuits and Integrated Systems Conference 2016. Granada, España. 2016

Rabal, Antonio, Otin, Arantxa, Urriza, Ignacio, Gines Arteaga, Antonio Jose, Leger, Gildas, et. al.:
A compact R-2R DAC for BIST applications. Comunicación en congreso. International Mixed-Signal Testing Workshop. 2016

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Leger, Gildas, Rueda Rueda, Adoracion, Renaud, Guillaume, et. al.:
Linearity test of high-speed high-performance ADCs using a self-testable on-chip generator. Comunicación en congreso. IEEE European Test Symposium. Amsteram, The Netherlands. 2016

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Leger, Gildas, Rueda Rueda, Adoracion, Renaud, Guillaume, et. al.:
Design trade-offs for on-chip driving of high-speed high-performance ADCs in static BIST applications. Comunicación en congreso. International Mixed-Signal Testing Workshop. 2016

Nuñez Martínez, Juan, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Low-jitter differential clock driver circuits for high-performance high-resolution ADCs. Comunicación en congreso. Design of Integrated Circuits and Systems. Estoril (Portugal). 2015

Nuñez Martínez, Juan, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
An approach to the design of low-jitter differential clock recovery circuits for high performance ADCs. Comunicación en congreso. IEEE 6th Latin American Symposium on Circuits & Systems. Buenos Aires (Argentina)-Montevideo (Uruguay). 2015

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Leger, Gildas, Rueda Rueda, Adoracion:
Closed-loop simulation method for evaluation of static offset in discrete-time comparators. Comunicación en congreso. 21st IEEE International Conference on Electronics, Circuits and Systems. Marseille, France. 2014

Gines Arteaga, Antonio Jose, Leger, Gildas:
Sigma-delta testability for pipeline A/D converters. Comunicación en congreso. Design, Automation and Test in Europe. Dresden, Alemania. 2014

Aledo González, Cristina, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Mixed-Signal Techniques for Robust Auto-Tuning of Split-Tuned PLL Frequency Synthesizers. Comunicación en congreso. 28th Edition of Conference on Design of Circuits and Integrated Systems (DCIS). Donostia - San Sebastián (España). 2013

Doldan Lorenzo, Ricardo, Gines Arteaga, Antonio Jose, Rueda Rueda, Adoracion:
Inductor characterization in RF LC-VCOs. Comunicación en congreso. IEEE Fourth Latin American Symposium on Circuits and Systems. Cusco, Perú. 2013

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Background Calibration of Comparator Offsets in Pipeline ADCs. Comunicación en congreso. IEEJ International Conference on Analog VLSI Circuits. Valencia. 2012

Gines Arteaga, Antonio Jose, Villegas Calvo, Jose Alberto, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Self-biased Input Common-mode Generation for Improving Dynamic Range and Yield in Inverter-based Filters. Comunicación en congreso. IEEE International Conference on Electronics, Circuits, and Systems. 2012

Gines Arteaga, Antonio Jose, Rueda Rueda, Adoracion:
Inductor characterization in RF LC-VCOs. Comunicación en congreso. IEEE Latin American Symposium on Circuits and Systems (LASCAS). Florianopolis, SC, Brazil. 2010

Gines Arteaga, Antonio Jose, Doldan Lorenzo, Ricardo, Rueda Rueda, Adoracion, Peralias Macias, Eduardo:
Power Optimization of CMOS Programmable Gain Amplifiers With High Dynamic Range and Common-Mode Feed-Forward Circuit. Comunicación en congreso. IEEE International Conference on Electronics, Circuits, and Systems. Athens, Greece. 2010. IEEE International Conference on Electronics, Circuits, and Systems, ICECS. 45. 48

Gines Arteaga, Antonio Jose, Rueda Rueda, Adoracion, Peralias Macias, Eduardo:
An Adaptive BIST for Inl Estimation of Adcs Without Histogram Evaluation. Comunicación en congreso. 6th IEEE International Mixed-Signal Testing Workshop. Montpellier, France. 2010. IEEE 16th International Mixed-Signals, Sensors and Systems Test Workshop (Ims3tw). 1. 6

Gines Arteaga, Antonio Jose, Doldan Lorenzo, Ricardo, Rueda Rueda, Adoracion, Peralias Macias, Eduardo:
A Low-Power Programmable Gain Amplifier With Optimized Input Range in 90nm CMOS Process. Comunicación en congreso. XXV Conference on Design of Circuits and Integrated Systems - DCIS 2010. Lanzarote, Spain. 2010. XXV Conference on Design of Circuits and Integrated Systems - DCIS 2010. 250. 255

Doldan Lorenzo, Ricardo, Gines Arteaga, Antonio Jose, Rueda Rueda, Adoracion, Peralias Macias, Eduardo:
A 5 Ghz LC-Vco With Active Common Mode Feedback Circuit in Sub-Micrometer CMOS Technology. Comunicación en congreso. XXV Conference on Design of Circuits and Integrated Systems - DCIS 2010. Lanzarote, Spain. 2010. XXV Conference on Design of Circuits and Integrated Systems - DCIS 2010. 661. 665

Leger, Gildas, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Random Chopping in Sigma-Delta Modulators. Comunicación en congreso. Design of Circuits and Integrated Systems, DCIS 2009. Zaragoza, España. 2009. Proceedings of the XXIV Conference on Design of Circuits and Integrated Systems (DCIS 2009). 147. 152

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
A Survey on Digital Background Calibration of Adcs. Comunicación en congreso. European Conference on Circuit Theory and Design, 2009. ECCTD 2009. Antalya, Turquía. 2009. IEEE European Conference on Circuit Theory and Design. 101. 104

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
On-Line Estimation of the Integral Non-Linear Errors in Analogue-to-Digital Converters Without Histogram Evaluation. Comunicación en congreso. European Conference on Circuit Theory and Design, 2009. ECCTD 2009. Antalya, Turquía. 2009. IEEE European Conference on Circuit Theory and Design. 97. 100

Gines Arteaga, Antonio Jose, Doldan Lorenzo, Ricardo, Villegas Calvo, Jose Alberto, Acosta Jimenez, Antonio Jose, Jalon Victori, Mª Angeles, et. al.:
A 1.2v 5.14mw Quadrature Frequency Synthesizer in 90nm CMOS Technology for 2.4ghz Zigbee Applications. Comunicación en congreso. IEEE Asia Pacific Conference on Circuits and Systems . Macau (China). 2008. IEEE Asia Pacific Conference on Circuits and Systems. 1252. 1255

Doldan Lorenzo, Ricardo, Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
A 5ghz Wide Tuning Range LC-Vco in Sub-Micrometer CMOS Technology. Comunicación en congreso. IEEE Asia Pacific Conference on Circuits and Systems . Macau (China). 2008. IEEE Asia Pacific Conference on Circuits and Systems. 558. 561

Villegas Calvo, Jose Alberto, Fiorelli Martegani, Rafaella Bianca, Gines Arteaga, Antonio Jose, Doldan Lorenzo, Ricardo, Jalon Victori, Mª Angeles, et. al.:
A 2.5mhz Bandpass Active Complex Filter With 2.4mhz Bandwidth for Wireless Communications. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Grenoble (Francia). 2008

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Novel Swapping Techniques for Background Calibration of Capacitor Mismatching in Pipeline Adcs. Comunicación en congreso. IEEE Symposium on Integrated Circuits and Systems Design . Río de Janeiro (Brazil). 2008. IEEE Proceedings of the 20th Symposium on Integrated Circuits and Systems Design (Sbcci'2007). 21. 26

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Digital Background Calibration of Pipeline Adcs. Comunicación en congreso. Date Conference. Niza, Francia. 2007. Phd Forum Date 2007. 100. 101

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Improved Background Algorithms for Pipeline ADC Full Calibration. Comunicación en congreso. IEEE International Symposium on Circuits and System. New Orleans, Lusiana, USA. 2007

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Statistical Analysis of a Background Correlaton-Based Technique for Full Calibration. Comunicación en congreso. ISCAS 2006. Kos, Grecia. 2006. IEEE International Symposium on Circuiits and Systems. 5259. 5262

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Full Calibration Digital Techniques for Pipeline Adcs. Comunicación en congreso. IEEE International Symposium on Circuits and Systems, ISCAS, vol.3, pp. 1976-1979, May. 200. Kobe, Japan. 2005

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Gain Error Correction in Pipeline Adcs With Digital Redundancy. Comunicación en congreso. Ieej International Analog VLSI Workshop. Macao, China. 2004. Proceedings of the 2004 Ieej International Analog VLSI Workshop (Avlsiw'04). 155. 160

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Digital Background Gain Error Correction in Pipeline Adcs. Comunicación en congreso. Design, Automation and Test in Europe Conference. París, Francia. 2004. Proceedings of the 2004 Design, Automation and Test in Europe Conference (Date'04). 82. 87

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Digital Background Techniques for Gain Error Correction in Pipeline Adcs. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Bordeaux, Francia. 2004. Proceedings of the XIX Conference on Design of Circuits and Integrated Systems, DCIS 2004. 45. 50

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Digital Background Calibration Tecnique for Pipeline Adcs With Multi-Bit Stages. Comunicación en congreso. 16th Symposium on Integrated Circuits and Systems Design. Sao Paolo, Brasil. 2003. Proceedings of 16th Symposium on Integrated Circuits and Systems Design (Sbcci 2003). 323. 328

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
A Review of Background Calibration Systems in Pipeline Adcs. Comunicación en congreso. Design of Circuits and Integrated Systmes Conference. Santander, España. 2002. DCIS Conference 2002. 187. 192

Gines Arteaga, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion, Martínez Madrid, Natividad, Seepold, Ralph:
A Mixed-Signal Design Reuse Methodology Based on Parametric Behavioural Models With Non-Ideal Effects. Comunicación en congreso. Design, Automation Test in Europe. Paris. 2002. Date Conference 2002. 310. 314

Patentes:


Peralias Macias, Eduardo, Rueda Rueda, Adoracion, Gines Arteaga, Antonio Jose:
Procedimiento Adaptativo para la Estimación de la Inl en Convertidores Analógico-Digitales (Adcs). Patente de invención, Propiedad industrial. Solicitud: 2010-05-13

Peralias Macias, Eduardo, Rueda Rueda, Adoracion, Gines Arteaga, Antonio Jose:
Procedimiento Adaptativo de Calibración Digital Concurrente del Offset en Comparadores en Convertidores Analógico-Digitales (Adcs). Patente de invención, Propiedad industrial. Solicitud: 2010-05-13

Peralias Macias, Eduardo, Gines Arteaga, Antonio Jose, Rueda Rueda, Adoracion:
Procedimiento Adaptativo de Calibración Digital Concurrente del Offset en Comparadores en Convertidores Analógico-Digitales (Adcs). Patente de invención, Propiedad industrial. Solicitud: 2009-05-14

Peralias Macias, Eduardo, Rueda Rueda, Adoracion, Gines Arteaga, Antonio Jose:
Procedimiento Adaptativo para la Estimación de la Inl en Convertidores Analógico-Digitales (Adcs). Patente de invención, Propiedad industrial. Solicitud: 2009-05-14

Tesis dirigidas y co-dirigidas:


Doldan Lorenzo, Ricardo:
Análisis y Diseño de VCOs para aplicaciones de Radio Frecuencia en Tecnologías CMOS. Tesis Doctoral. 2014

Vicerrectorado de Investigación. Universidad de Sevilla. Pabellón de Brasil. Paseo de las Delicias s/n. Sevilla