Investigador/a:
Manuel Jesús Bellido Díaz
Telefono: 95.455.61.60
Email: Solicitar correo
Grupo de Investigación: Investigación y Desarrollo Digital
Departamento/Unidad: Tecnología Electrónica
Situación profesional: Profesor Titular (Universidad)
Responsable de los siguientes proyectos/ayudas:
- Proyectos:
- SEPIC, Sistemas empotrados para infraestructuras críticas (TSI-020100-2008-258)
- Sistemas Empotrados Abiertos de Unidades Terminales para Sistemas de Control Industrial (EXC/2005/TIC-1023)
- Ayudas Complementarias:
- Ayuda a la Consolidación del Grupo de Investigación TIC-204 (2009/TIC-204)
- Ayuda a la Consolidación del Grupo de Investigación TIC-204 (2008/TIC-204)
- Sistemas empotrados para infraestructuras críticas (SEPIC) (OTRI/08-FCIE13)
- Ayuda a la Consolidación del Grupo de Investigación TIC-204 (2007/TIC-204)
Participa en los siguientes proyectos/ayudas:
- Proyectos:
- Interfaz Multimodal Inalámbrica (P08-TIC-03631 - Investigador)
- HIPER: Técnicas de altas prestaciones para la verificación y diseño de circuitos digitales CMOS VLSI (TEC2007-61802 - Investigador)
- Diseño de sistemas digitales micro-nanoelectrónicos de altas prestaciones (EXC/2005/TIC-635 - Investigador)
- Contratos 68/83:
- Microelectrónica: tecnología, diseño y test (OG-125/05 - Investigador)
- Microelectrónica: tecnología, diseño y test (OG-084/04 - Investigador)
- Microelectrónica: tecnología, diseño y test (OG-035/03 - Investigador)
- Microelectrónica: tecnología, diseño y test (ESPRIT 25213-TARDIS) (OG-063/00 - Investigador)
- Ayudas Complementarias:
- Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2006/TIC-180 - Investigador)
Cobertura de la base de datos de proyectos, véase aqui
.
Publicaciones:
Libros
Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico:Técnicas de Optimización para el Modelado y la Caracterización del Comportamiento Dinámico de Circuitos Digitales CMOS en Tecnologías Udsm. Sevilla. Ninguna. 2008. 270. ISBN: 978-84-691-28
Manuel Jesus Bellido Diaz, Jorge Juan Chico, Manuel Valencia Barrero, Maria Carmen Baena Oliva, David Guerrero Martos, Carlos Jesus Jimenez Fernandez, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez:Logic-Timing Simulation and the Degradation Delay Model. London. Imperial College Press. 2005. 288. ISBN: 1-86094-589-9
B. Hochet, Antonio Jose Acosta Jimenez, Manuel Jesus Bellido Diaz:Integrated Circuit Design. Power and Timing Modeling, Optimization and Simulation. Berlín. Springer-Verlag. 2002. ISBN: 3-540-44143-3
Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Manuel Valencia Barrero:Temporización en Circuitos Integrados Digitales CMOS. Barcelona. Marcombo. Boixareu Editores. 2000. 235. ISBN: 84-267-1246-0
Maria Carmen Baena Oliva, Manuel Jesus Bellido Diaz, Alberto Jesus Molina Cantero, Maria del Pilar Parra Fernandez, Manuel Valencia Barrero:Problemas de Circuitos y Sistemas Digitales. Madrid. MC Graw-Hill. 1997. 393. ISBN: 84-481-0966-X
Capítulos en Libros
Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez:DDM Simulations Results. Logic-Timing Simulation and the Degradation Delay Model. London. Imperial College Press. 2005. Pag. 203-226. ISBN: 1-86094-589-9
Manuel Jesus Bellido Diaz, David Guerrero Martos:Degradation and Inertial Effects. Logic-Timing Simulation and the Degradation Delay Model. London. Imperial College Press. 2005. Pag. 47-47. ISBN: 1-86094-589-9
Manuel Jesus Bellido Diaz, David Guerrero Martos:Delay Models: Evolution and Trends. Logic-Timing Simulation and the Degradation Delay Model. London. Imperial College Press. 2005. Pag. 23-27. ISBN: 1-86094-589-9
Antonio Jose Acosta Jimenez, Manuel Jesus Bellido Diaz, Angel Barriga Barros:Asyncronous Sequential Logic. Encyclopedia of Electrical and Electronics Engineering. 1999. Pag. 742-749
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero, José Luis Huertas Díaz:Analysis of Metastable Operation in a CMOS Dynamic D-Latch. Analog Design Issues in Digital VLSI Circuits and Systems. New York, USA. Kluwer Academic Publishers. 1997. Pag. 143-157
Publicaciones en Revistas
Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, David Guerrero Martos, Paulino Ruiz de Clavijo Vazquez, Julian Viejo Cortes:Power Dissipation Associated to Internal Effect Transitions in Static CMOS Gates. Lecture Notes in Computer Science. Vol. 5349. 2009. Pag. 389-398
David Guerrero Martos, Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena, Julian Viejo Cortes:Improving the Performance of Static CMOS Gates By Using Independent Bodies. Journal of Low Power Electronics. Vol. 3. Núm. 1. 2007. Pag. 70-77
David Guerrero Martos, Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena, Julian Viejo Cortes:Static Power Consumption of CMOS Gates Using Independent Bodies. Lecture Notes in Computer Science. Vol. 4644/2007. 2007. Pag. 404-412
Paulino Ruiz de Clavijo Vazquez, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, David Guerrero Martos, Enrique Ostua Aranguena, Julian Viejo Cortes:Accurate Logic-Level Current Estimation for Digital CMOS Circuits. Journal of Low Power Electronics. Vol. 2. Núm. 1. 2006. Pag. 87-94
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena, Julian Viejo Cortes:Automated Performance Evaluation of Skew-Tolerant Clocking Schemes. International Journal of Electronics . Vol. 93. Núm. 12. 2006. Pag. 819-842
Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, Julian Viejo Cortes:Application of Internode Model to Global Power Consumption Estimation in Scmos Gates. Lecture Notes in Computer Science. Vol. 3728. 2005. Pag. 337-347
Paulino Ruiz de Clavijo Vazquez, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, David Guerrero Martos, Enrique Ostua Aranguena, Julian Viejo Cortes:Logic-Level Fast Current Simulation for Digital CMOS Circuits. Lecture Notes in Computer Science. Vol. 3728. 2005. Pag. 425-435
Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena:Signal Sampling Based Transition Modeling for Digital Gates Characterization. Lecture Notes in Computer Science. Vol. 3254. 2004. Pag. 829-837
David Guerrero Martos, G. Wilke, J. L. Güntzel, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Alejandro Millan Calderon:Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits. Lecture Notes in Computer Science. Vol. 2799. 2003. Pag. 501-510
Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:Characterization of Normal Propagation Delay for Delay Degradation Model (DDM). Lecture Notes in Computer Science. Vol. 2451. 2002. Pag. 477-486
Paulino Ruiz de Clavijo Vazquez, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, David Guerrero Martos:Efficient and Fast Current Curve Estimation of CMOS Digital Circuits At the Logic Level. Lecture Notes in Computer Science. Vol. 2451. 2002. Pag. 400-408
Maria Carmen Baena Oliva, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Carlos Jesus Jimenez Fernandez, Manuel Valencia Barrero:Measurement of the Switching Activity of CMOS Digital Circuits At the Gate Level. Lecture Notes in Computer Science. Vol. 2451. 2002. Pag. 353-362
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Maria Carmen Baena Oliva, Carlos Jesus Jimenez Fernandez, Manuel Valencia Barrero:Switching Activity Evaluation of CMOS Digital Circuits Using Logic Timing Simulation. Electronics Letters. Vol. 37. Núm. 9. 2001. Pag. 555-557
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Paulino Ruiz de Clavijo Vazquez, Manuel Valencia Barrero:Degradation Delay Model Extension to CMOS Gates. Lecture Notes in Computer Science. Vol. 1918. 2000. Pag. 149-158
Antonio Jose Acosta Jimenez, Raúl Jiménez Naharro, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero:Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits. Lecture Notes in Computer Science. Vol. 1918. 2000. Pag. 316-326
Manuel Jesus Bellido Diaz, Jorge Juan Chico, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero, José Luis Huertas Díaz:Logical Modelling of Delay Degradation Effect in Static CMOS Gates. Iee Proceedings-Circuits Devices and Systems . Vol. 147. Núm. 2. 2000. Pag. 107-117
Manuel Jesus Bellido Diaz, Jorge Juan Chico, Angel Barriga Barros:Aprendiendo a Diseñar Circuitos Integrados Digitales Mediante el Uso del Ordenador. Reu: Revista de Enseñanza Universitaria. Núm. 1. 1999. Pag. 527-533
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero:Inertial Effect Handling Method for CMOS Digital IC Simulation. Electronics Letters. Vol. 35. Núm. 23. 1999. Pag. 2028-2030
Antonio Jose Acosta Jimenez, Raúl Jiménez Naharro, Angel Barriga Barros, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero, José Luis Huertas Díaz:Design and Characterisation of a CMOS VLSI Self-Timed Multiplier Architecture Based on a Bit-Level Pipelined-Array Structure. Iee Proceedings-Circuits Devices and Systems . Vol. 145. Núm. 4. 1998. Pag. 247-253
Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero, Jorge Juan Chico:Analysis of Metastable Operation in a CMOS Dynamic D-Latch. Analog Integrated Circuits and Signal Processing . Vol. 14. Núm. 1-2. 1997. Pag. 143-157
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Valencia Barrero:CMOS Inverter Maximum Frequency of Operation Due to Digital Signal Degradation. Electronics Letters. Vol. 33. Núm. 19. 1997. Pag. 1619-1621
Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Joaquín Luque Rodríguez, Angel Barriga Barros, Manuel Valencia Barrero:Evaluation of Metastability Transfer Models - an Application to an N-Bistable CMOS Synchronizer. International Journal of Electronics . Vol. 79. Núm. 5. 1995. Pag. 585-593
Manuel Valencia Barrero, Manuel Jesus Bellido Diaz, José Luis Huertas Díaz, Antonio Jose Acosta Jimenez, Santiago Sanchez Solano:Modular Asynchronous Arbiter Insensitive to Metastability. IEEE Transactions on Computers . Vol. 44. Núm. 12. 1995. Pag. 1456-1461
Pedro Fortet Roura, Manuel Jesus Bellido Diaz, Francisco Sivianes Castillo, Ana Verónica Medina Rodríguez:Sistema Multimedia de Enseñanza Aprendizaje de la Electrónica. Revista de Instituto de Ciencias de la Educacion. 1995. Pag. 323-333
Antonio Jose Acosta Jimenez, Manuel Valencia Barrero, Angel Barriga Barros, Manuel Jesus Bellido Diaz, José Luis Huertas Díaz:Sods - a New CMOS Differential-Type Structure. IEEE Journal of Solid-State Circuits . Vol. 30. Núm. 7. 1995. Pag. 835-838
Antonio Jose Acosta Jimenez, Manuel Valencia Barrero, Angel Barriga Barros, Manuel Jesus Bellido Diaz, José Luis Huertas Díaz:Design, Testing and Applications of 4-Valued Pads. International Journal of Electronics . Vol. 75. Núm. 1. 1993. Pag. 115-131
Antonio Jose Acosta Jimenez, Manuel Valencia Barrero, Angel Barriga Barros, José Luis Huertas Díaz, Manuel Jesus Bellido Diaz:Multiple-Valued Pads for Binary Chips. Electronics Letters. Vol. 28. Núm. 8. 1992. Pag. 794-796
Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero, Angel Barriga Barros, José Luis Huertas Díaz:Simple Binary Random Number Generator. Electronics Letters. Vol. 28. Núm. 7. 1992. Pag. 617-618
Libros de Actas
Manuel Jesus Bellido Diaz, José Ignacio Escudero Fombuena, Pedro Fortet Roura, Joaquín Luque Rodríguez, Ana Verónica Medina Rodríguez, Margarita Parada Sanguino, Francisco Simon Muñiz:Actas Taee-96. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica Taee-96. Num. 2. 1996-09-19 00:00:00. Sevilla, España. Sevilla, España. Universidad de Sevilla. 1996
Aportaciones a Congresos
Julian Viejo Cortes, Jorge Juan Chico, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, Alejandro Muñoz Rivera, José Ignacio Villar de Ossorno:Accurate and Compact Implementation of a Hardware Sntp Client. Actas XV Workshop IBERCHIP. Workshop IBERCHIP (15). Num. 15. Buenos Aires, Argentina. Actas de Congreso. 2009. Pag. 504-509
Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Julian Viejo Cortes, Alejandro Millan Calderon, Alejandro Muñoz Rivera, David Guerrero Martos:Aplicación de Picoblaze Como Emulador/Receptor de un GPS en el Diseño Hardware de un Cliente/Servidor Sntp. Actas IX Jornadas de Computación Reconfigurable y Aplicaciones (Jcra 2009). Jornadas de Computación Reconfigurable y Aplicaciones (9). Num. 9. Alcalá de Henares (España). Servicio de Publicaciones de la Universidad de Alcalá de Henares. 2009. Pag. 193-202. ISBN: 978-84-8138-8
Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Julian Viejo Cortes, Alejandro Millan Calderon, Alejandro Muñoz Rivera, David Guerrero Martos:Aplicación de Picoblaze Como Emulador/Receptor de un GPS en el Diseño Hardware de un Cliente/Servidor Sntp. Actas IX Jornadas de Computación Reconfigurable y Aplicaciones (Jcra 2009). Jornadas de Computación Reconfigurable y Aplicaciones (9). Num. 9. Alcalá de Henares (España). Servicio de Publicaciones de la Universidad de Alcalá de Henares. 2009. Pag. 193-202. ISBN: 978-84-8138-8
David Guerrero Martos, Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena:Delay and Power Consumption of Static Bulk-CMOS Gates Using Independent Bodies. Actas Dtis 2009. Dtis (4). Num. 4. Cairo, Egipto. IEEE. 2009. Pag. 191-196. ISBN: 978-1-4244-43
José Ignacio Villar de Ossorno, Jorge Juan Chico, Manuel Jesus Bellido Diaz:Efficient Techniques and Methodologies for Embedded System Design Using Free Hardware and Open Standards. Proc. 19th International Conference on Field Programmable Logic and Applications (Fpl). 19th International Conference on Field Programmable Logic and Applications Fpl'2009 (Prague) (19). Num. 19. Praga, República Checa. I e e e. 2009. Pag. 719-720. ISBN: 978-1-4244-38
David Guerrero Martos, Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena:Performance Analysis of Bulk-CMOS Gates Using Separated Wells. Actas XV Workshop IBERCHIP. Workshop IBERCHIP (15). Num. 15. Buenos Aires, Argentina. Actas de Congreso. 2009. Pag. 54-59
José Ignacio Villar de Ossorno, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Alejandro Muñoz Rivera:Usando Python Como HDL: Estudio Comparativo de Resultados Basado en el Desarrollo de un Periférico Real. Actas IX Jornadas de Computación Reconfigurable y Aplicaciones (Jcra 2009). Jornadas de Computación Reconfigurable y Aplicaciones (9). Num. 9. Alcalá de Henares (España). Servicio de Publicaciones de la Universidad de Alcalá de Henares. 2009. Pag. 33-42. ISBN: 978-84-8138-8
Julian Viejo Cortes, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Alejandro Muñoz Rivera, Alejandro Millan Calderon:Aplicación de Picoblaze al Diseño de Sistemas de Control Industrial. Proceedings 5th International Conference on Telecommunications, Electronics and Control (Telec). International Conference on Telecommunications, Electronics and Control (Telec) (5). Num. 5. Santiago de Cuba (Cuba). Actas de Congreso. 2008. Pag. 37-37. ISBN: 978-84-00-086
David Guerrero Martos, Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena:Delay and Power Consumption of Static Bulk-CMOS Gates Using Independent Bodies. Faible Tension Faible Consommation. Faible Tension Faible Consommation (7). Num. 7. Louvain-la-Neuve, Bélgica. Universidad Católica de Lovaina. 2008. Pag. 105-110
Julian Viejo Cortes, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Enrique Ostua Aranguena, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, Alejandro Muñoz Rivera, David Guerrero Martos:Design and Implementation of a Sntp Client on FPGA. Isie 2008. International Symposium on Industrial Electronics. International Symposium on Industrial Electronics (). Cambridge, Reino Unido. IEEE. 2008. Pag. 1971-1975. ISBN: 1-4244-1666-0
Enrique Ostua Aranguena, Julian Viejo Cortes, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, Jorge Juan Chico, Alejandro Muñoz Rivera:Digital Data Processing Peripheral Design for an Embedded Application Based on the Microblaze Soft Core. IV Southern Conference on Programmable Logic. Spl 2008. Southern Conference on Programmable Logic (4). Num. 4. Bariloche, Argentina. I e e e. 2008. Pag. 197-200. ISBN: 978-1-4244-19
Julian Viejo Cortes, Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Enrique Ostua Aranguena, Paulino Ruiz de Clavijo Vazquez, Alejandro Muñoz Rivera:Implementation of a Fft/Ifft Module on FPGA: Comparison of Methodologies. IV Southern Conference on Programmable Logic. Spl 2008. Southern Conference on Programmable Logic (4). Num. 4. Bariloche, Argentina. I e e e. 2008. Pag. 7-11. ISBN: 978-1-4244-19
Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico, David Guerrero Martos, Paulino Ruiz de Clavijo Vazquez, Julian Viejo Cortes:Internal Power Dissipation of Static CMOS Gates in Udsm Technologies. Cool Chips XI Proceedings. Cool Chips (11). Num. 11. Yokohama. IEEE. 2008. Pag. 127-127
Julian Viejo Cortes, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Jorge Juan Chico, David Guerrero Martos, Alejandro Muñoz Rivera:La Primera Experiencia en el Diseño de Sistemas Digitales Sobre FPGAS. Congreso de Tecnología Aplicada a la Enseñanza de la Electrónica Taee08. Tecnologías Aplicadas a la Enseñanza de la Electrónica (8). Num. 8. Zaragoza. Taee08. 2008. Pag. 161-161
José Ignacio Villar de Ossorno, Manuel Jesus Bellido Diaz, Enrique Ostua Aranguena, David Guerrero Martos, Jorge Juan Chico, Alejandro Muñoz Rivera:Metodología de Diseño de SOC Basada en Openrisc Sobre FPGA con Cores y Herramientas Libres. Actas de las VIII Jornadas de Computación Reconfigurable y Aplicaciones. VIII Jornadas de Computación Reconfigurable y Aplicaciones (8). Num. 8. Madrid. Actas de Congreso. 2008. Pag. 247-256. ISBN: 978-84-612-56
José Ignacio Villar de Ossorno, Manuel Jesus Bellido Diaz, Enrique Ostua Aranguena, David Guerrero Martos, Jorge Juan Chico, Alejandro Muñoz Rivera:Metodología de Diseño SOC con Openrisc Sobre FPGA. Proceedings 5th International Conference on Telecommunications, Electronics and Control (Telec). International Conference on Telecommunications, Electronics and Control (Telec) (5). Num. 5. Santiago de Cuba (Cuba). Actas de Congreso. 2008. Pag. 1-8. ISBN: 978-84-00-086
David Guerrero Martos, Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Julian Viejo Cortes, Alejandro Muñoz Rivera:Using Independent Bodies in Bulk-CMOS Gates. Cool Chips XI Proceedings. Cool Chips (11). Num. 11. Yokohama. IEEE. 2008. Pag. 121-121
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena, Julian Viejo Cortes:Automatic Logic Synthesis for Parallel Alternating Latches Clocking Schemes. VLSI Circuits and Systems Conference SPIE 2007. VLSI Circuits and Systems Conference SPIE 2007 (). Maspalomas, España. SPIE- the International Society for Optical Engineering. 2007
Julian Viejo Cortes, Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, Alejandro Muñoz Rivera:Design of a Fft/Ifft Module As an IP Core Suitable for Embedded Systems. Proceedings of Second IEEE Symposium on Industrial Embedded Systems. IEEE Symposium on Industrial Embedded Systems (2). Num. 2. Costa da Caparica, Lisbon, Portugal. IEEE Industrial Electronic Society. 2007. Pag. 337-340. ISBN: 1-4244-0840-7
Julian Viejo Cortes, Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, Alejandro Muñoz Rivera:Evaluación de Metodologías para la Implementación de un Módulo Fft/Ifft Sobre FPGA Mediante Herramientas a Nivel de Sistemas. Actas de las VII Jornadas de Computación Reconfigurable y Aplicaciones - Jcra 2007. Congreso Español de Informática (Cedi) - VII Jornadas de Computación Reconfigurable y Aplicaciones (2). Num. 2. Zaragoza. International Thomson Editores. 2007. Pag. 205-211. ISBN: 978-84-9732-6
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Alejandro Millan Calderon, Enrique Ostua Aranguena, Julian Viejo Cortes:Síntesis Lógica Automatizada para Esquemas de Temporización de Latches Alternantes. XIII Workshop IBERCHIP ( Año: 2007, Difusión: Internacional ). Workshop IBERCHIP (13). Num. 13. Lima, Perú. Actas. 2007. Pag. 349-350
David Guerrero Martos, Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena, Julian Viejo Cortes:The Effect of Using Separated Bodies Over Static Power Consumption in Static Bulk-CMOS Gatest. Proceedings of the XXII Conference on Design of Circuits and Integrated Systems. Conference on Design of Circuits and Integrated Systems (DCIS) (12). Num. 12. Sevilla. 2007. Pag. 181-185. ISBN: 978-84-690-86
Alejandro Muñoz Rivera, Enrique Ostua Aranguena, Paulino Ruiz de Clavijo Vazquez, Manuel Jesus Bellido Diaz, Julian Viejo Cortes, Alejandro Millan Calderon, Jorge Juan Chico, David Guerrero Martos:Un Ejemplo de Implantación de una Distribución Linux en un SOC Basado en Hardware Libre. Actas de las VII Jornadas de Computación Reconfigurable y Aplicaciones - Jcra 2007. Congreso Español de Informática (Cedi) - VII Jornadas de Computación Reconfigurable y Aplicaciones (2). Num. 2. Zaragoza. International Thomson Editores. 2007. Pag. 85-92. ISBN: 978-84-9732-6
Enrique Ostua Aranguena, Jorge Juan Chico, Julian Viejo Cortes, Manuel Jesus Bellido Diaz, David Guerrero Martos, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez:A SOC Design Methodology for Leon2 on FPGA. XII Workshop IBERCHIP. IBERCHIP (12). Num. 12. San Jose, Costa Rica. Proceedings. 2006. Pag. 242-245
Avelino Álvarez Pozo, Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, Julian Viejo Cortes:Desarrollo en VHDL de un Filtro Digital Genérico Basado en Estructuras Canónicas. Actas del Congreso Taee-2006. VII Edición del Congreso Taee (Tecnologías Aplicadas a la Enseñanza de la Electrónica) (7). Num. 7. Madrid, Es`paña. Actas Congreso. 2006. Pag. 285-286. ISBN: 84-689-9590-8
Julian Viejo Cortes, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:Diseño e Implementación de Sopc Basados en el Microprocesador Picoblaze. Actas del Congreso Taee-2006. VII Edición del Congreso Taee (Tecnologías Aplicadas a la Enseñanza de la Electrónica) (7). Num. 7. Madrid, Es`paña. Actas Congreso. 2006. Pag. 319-320. ISBN: 84-689-9590-8
Julian Viejo Cortes, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze. XII Workshop IBERCHIP. IBERCHIP (12). Num. 12. San Jose, Costa Rica. Proceedings. 2006. Pag. 49-52
Julian Viejo Cortes, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, Enrique Ostua Aranguena, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:DSP Peripheral on FPGA for Electrical Networks Measurements. XXI Conference on Design of Circuits and Integrated Systems. Conference on Design of Circuits and Integrated Systems (21). Num. 21. Barcelona. Departamento de Electrónica. 2006. Pag. 33-33
Julian Viejo Cortes, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, Enrique Ostua Aranguena, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:Efficient Design and Implementation on FPGA of a Microblaze Peripheral for Processing Direct Electrical Networks Measurements. Proceedings of First IEEE Symposium on Industrial Embedded Systems. IEEE Symposium on Industrial Embedded System (1). Num. 1. Antibes Juan-Les-Pins, France. Actas de Congreso. 2006. Pag. 1-7. ISBN: 1-4244-0777-X
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena, Julian Viejo Cortes:Algorithms to Get the Maximum Operation Frequency for Skew-Tolerant Clocking Schemes. Proceedings of SPIE International Symposium on Microtechnologies for the New Millenium (VLSI Circuits and Systems II). Conference on VLSI Circuits and Systems II. Sevilla, España. SPIE- the International Society for Optical Engineering. 2005. Pag. 467-478. ISBN: 0-8194-5832-5
Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, Julian Viejo Cortes:Analysis of Internal Power Consumption in Scmos Gates in Submicronic/Nanometric Technologies. DCIS 2005: Abstracts: XX Conference on Design of Circuits and Integrated Systems. Conference on Design of Circuits and Integrated Systems DCIS 2005. Num. 20. Lisboa. S.N. 2005. Pag. 193-193. ISBN: 972-99387-2-5
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico:CMOS Digital Design Techniques for Low Power and High Speed. Phd Forum. Date Conference (). Munich, Alemania. ACM Sigda. 2005
Julian Viejo Cortes, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:Diseño, Implementación y Aplicación a SOC del Microprocesador Picoblaze. XI Workshop IBERCHIP. Workshop IBERCHIP. Num. 11. Salvador de Bahía, Brasil. S.N. 2005. Pag. 1-5. ISBN: 85-88425-05-X
Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, Julian Viejo Cortes:Efficient Design of a Fft/Ifft-64 Module on ASIC. XI Workshop IBERCHIP. Workshop IBERCHIP. Num. 11. Salvador de Bahía, Brasil. S.N. 2005. Pag. 305-306. ISBN: 85-88425-05-X
Enrique Ostua Aranguena, Julian Viejo Cortes, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:Entorno de Desarrollo para Soc's Basados en el Microprocesador Leon2. XI Workshop IBERCHIP. Workshop IBERCHIP. Num. 11. Salvador de Bahía, Brasil. S.N. 2005. Pag. 429-430. ISBN: 85-88425-05-X
Paulino Ruiz de Clavijo Vazquez, Manuel Jesus Bellido Diaz, Jorge Juan Chico:Halotis- High Accurate Logic Timing Simulator. Research in Microelectronics and Electronics, 2005 Phd. Phd Research in Microelectronics and Electronics. Lausanne, Suiza. IEEE. 2005. Pag. 217-220. ISBN: 0-7803-9345-7
Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico:Optimization Techniques for Dynamic Behavior Modeling of Digital CMOS VLSI Circuits in Nanometric Technologies. Research in Microelectronics and Electronics, 2005 Phd. Phd Research in Microelectronics and Electronics. Lausanne, Suiza. IEEE. 2005. Pag. 374-377. ISBN: 0-7803-9345-7
P. Jurado, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, David Guerrero Martos, Enrique Ostua Aranguena:Adki: un Sistema Web de Adquisición de Datos Bajo Linux. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Num. 6. Valencia. Comité Organizador. 2004. ISBN: 84-688-7339-X
David Guerrero Martos, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, José Ignacio Villar de Ossorno:Análisis del Comportamiento de la Videoconsola Atari 2600 Como Sistema Digital Real Basado en Microprocesador en el Laboratorio de Electrónica. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Num. 6. Valencia. Comité Organizador. 2004. ISBN: 84-688-7339-X
E. Franco, F. Montero, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Alejandro Millan Calderon, David Guerrero Martos, Jorge Juan Chico:Diseño del Microcontrolador 8051 con Módulo Ensamblador-Generador de ROM en Leguaje VHDL. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Num. 6. Valencia. Comité Organizador. 2004. ISBN: 84-688-7339-X
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, Enrique Ostua Aranguena:Four Phase Alternating Latches Clocking Scheme for CMOS Sequential Circuits. Proceedings of the XIX Conference on Design of Circuits and Integrated Systems, DCIS 2004. Design of Circuits and Integrated Systems Conference. Num. 19. Bordeaux, Francia. 2004. Pag. 780-783
E. Franco, F. Montero, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Alejandro Millan Calderon, David Guerrero Martos, Jorge Juan Chico:Microcontrolador 8051: Compilador de ROM y Diseño del Micro en VHDL. Proceedings Telec 04 International Conference. Telec 04 International Conference (). Santiago de Cuba, Cuba. Telec International Conference. 2004
Pedro Fortet Roura, Francisco Sivianes Castillo, Manuel Jesus Bellido Diaz:Modelos de Adaptación de los Programas Formativos al Espacio Europeo. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Num. 6. Valencia. Comité Organizador. 2004. Pag. 250-265. ISBN: 84-688-7339-X
J. L. Núñez, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, Manuel Jesus Bellido Diaz, Jorge Juan Chico:Seguridad en Internet: Web Spoofing. VI Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - Taee 2004. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Num. 6. Valencia. Comité Organizador. 2004. ISBN: 84-688-7339-X
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena:Signal Sampling Based Transition Modeling for Digital Gates Characterization. Proceedings of the 14th International Workshop on Power and Timing Modeling, Optimization and Simulations (PATMOS 2004). International Workshop on Power and Timing Modeling, Optimization and Simulations (PATMOS) (14). Num. 14. Isla de Santorini, Grecia. 2004. Pag. 829-837
P. Jurado, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, David Guerrero Martos, Enrique Ostua Aranguena:Un Sistema Web para la Adquisición de Datos y Control Basado en Gnu/Linux. Proceedings Telec 04 International Conference. Telec 04 International Conference (). Santiago de Cuba, Cuba. Telec International Conference. 2004
G. Wilke, J. L. Güntzel, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Alejandro Millan Calderon:Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits. Power and Timing Modeling, Optimization and Simulation. Power and Timing Modeling, Optimization and Simulation Workshop. 2003. Pag. 501-510
Paulino Ruiz de Clavijo Vazquez, Jorge Juan Chico, J. R. Fernandes, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, David Guerrero Martos:Delay Degradation Effect in Current Balanced Logic Cells. XVIII Design of Circuits and Integrated Systems Conference. Design of Circuits and Integrated Systems Conference. Num. 18. Ciudad Real, España. 2003. Pag. 163-165
E. Ostua, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Angel Barriga Barros, Alejandro Millan Calderon, David Guerrero Martos, Jorge Juan Chico:Diseño e Implementación Sobre FPGA de un Microprocesador Empoptrable en SOC de Control. III Jornadas de Computación Reconfigurable & Aplicaciones. Jornadas de Computacion Reconfigurable y Aplicaciones. Num. 3. Madrid. 2003. Pag. 385-392
E. Ostua, Angel Barriga Barros, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Jorge Juan Chico, Alejandro Millan Calderon, David Guerrero Martos:Diseño e Implementación Sobre FPGA de un Microprocesador Empoptrable en SOC de Control. Seminario Anual de Automática, Electrónica Industrial e Instrumentación 2003. Seminario Anual de Automatica, Electronica Industrial e Instrumentacion 2003. Vigo, España. Servicio de Publicaciones de la Universidad de Vigo. 2003
Alejandro Millan Calderon, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, E. Ostua:Diseño Eficiente de un Módulo Fft/Ifft-64 Sobre FPGA. Computación Reconfigurable & FPGAS : III Jornadas de Computación Reconfigurable y Aplicaciones. Jcra 2003 . Jornadas de Computacion Reconfigurable y Aplicaciones. Num. 3. Madrid. Universidad Autónoma de Madrid. Escuela Politécnica Superior. 2003. Pag. 107-113. ISBN: 84-600-9928-8
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez, E. Ostua:Internode: Internal Node Logic Computational Model. 36th, Annual Simulation Symposium. Annual Simulation Symposium. Orlando, Estados Unidos. 2003. Pag. 241-248
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Alejandro Millan Calderon, Paulino Ruiz de Clavijo Vazquez:Stimation of Floating Cube Delay Using Transistor Path Computational Delay Models for CMOS Circuits. XVIII Design of Circuits and Integrated Systems Conference. Design of Circuits and Integrated Systems Conference. Num. 18. Ciudad Real, España. 2003. Pag. 95-99
Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos, Enrique Ostua Aranguena, E. Ostua:Using Sampled Input Signals for Scmos Gates Characterization. XVIII Design of Circuits and Integrated Systems Conference. Design of Circuits and Integrated Systems Conference. Num. 18. Ciudad Real, España. 2003. Pag. 275-280
Pedro Fortet Roura, Manuel Jesus Bellido Diaz, Francisco Sivianes Castillo:A Future New Simulation on Cilindric Geometry Way. Actas Challenges in Predictive Process Simulation. Chipps 2002. International Workshop. Challenges in Predictive Process Simulation. Chipps (). Praga. International Workshop. Challenges in Predictive Process Simulation. Chipps 2002. 2002. Pag. 1-5
M Estevez, Manuel Jesus Bellido Diaz, Carlos Jesus Jimenez Fernandez, Jorge Juan Chico:Design of a Microprocessor for SOC Applications. Microelectronics Education 2002. European Workshop on Microelectronics Education. Num. 4. Vigo-Pontevedra (España). 2002. Pag. 149-152
M Estevez, Manuel Jesus Bellido Diaz, Carlos Jesus Jimenez Fernandez, Jorge Juan Chico:Design of a Microprocessor for SOC Applications. Telec 02 International Conference. Telec 2002. Num. 3. Cuba. Ninguna. 2002. Pag. 1-5. ISBN: 84-H138-506-B
Paulino Ruiz de Clavijo Vazquez, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Alejandro Millan Calderon, David Guerrero Martos:Efficient and Fast Current Curve Estimation of CMOS Digital Circuits At the Logic Level. Patmos'2002. Power and Timing Modeling, Optimization and Simulation Workshop. Sevilla. 2002. Pag. 400-408
Alejandro Millan Calderon, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, David Guerrero Martos:Integration of a Characterization Method for Normal Propagation Delay Into AUTODDM. Dcis2002 : Procceidings of the XVII, Conference on Design of Circuits and Integrated Systems. Conference on Design of Circuits and Integrated Systems. Num. 17. Santander, Spain. Universidad de Cantabria. 2002. Pag. 93-97. ISBN: 84-8102-311-6
Maria Carmen Baena Oliva, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Carlos Jesus Jimenez Fernandez, Manuel Valencia Barrero:Measurement of the Switching Activity of CMOS Ditial Circuits At the Gate Level. Patmos'2002. Power and Timing Modeling, Optimization and Simulation Workshop. Sevilla. 2002. Pag. 353-362
David Guerrero Martos, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Alejandro Millan Calderon:Two Phase Alternating Latches Clocking Scheme for CMOS Sequential Circuits. Dcis2002 : Procceidings of the XVII, Conference on Design of Circuits and Integrated Systems. Conference on Design of Circuits and Integrated Systems. Num. 17. Santander, Spain. Universidad de Cantabria. 2002. Pag. 159-162. ISBN: 84-8102-311-6
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Maria Carmen Baena Oliva, Manuel Valencia Barrero:AUTODDM: Automatic Characterization Tool for the Delay Degradation Model. Icecs Conference 2001. International Conference on Electronics, Circuits and Systems. Num. 8. Malta. IEEE. 2001. Pag. 1631-1634. ISBN: 0-7803-7058-9
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Maria Carmen Baena Oliva, Manuel Valencia Barrero:DDM Characterization Methology and Automation. Patmos'2001. Power and Timing Modeling, Optimization and Simulation Workshop. Num. 11. Yberdon-Les-Bains, Suiza. 2001. Pag. 5.2.1-5.2.10
Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero:Gate-Level Simulation of CMOS Circuits Using the IDDM Model. ISCAS Symposium 2001. IEEE International Symposium on Circuits and Systems. Num. 33. Sydney. IEEE. 2001. Pag. 483-486. ISBN: 0-7803-6687-5
Paulino Ruiz de Clavijo Vazquez, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero:Halotis: High Accuracy Logic Timing Simulator With Inertial and Degradation Delay Model. Date Conference 2001. Design, Automation and Test in Europe Conference. Num. 1. Munich. ACM Sigda. 2001. Pag. 467-468. ISBN: 0-7695-0993-2
Paulino Ruiz de Clavijo Vazquez, Manuel Jesus Bellido Diaz, Jorge Juan Chico, Maria Carmen Baena Oliva:Iss: Interactive Simulation System. DCIS Conference 2001. Proc. Design Circuits and Integrated Systems Conference. Num. 15. Oporto. 2001. Pag. 410-413
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Carlos Jesus Jimenez Fernandez, Maria Carmen Baena Oliva, Manuel Valencia Barrero:Logic-Timing Simulation Using the Degradation Delay Model. Iwls'2001. International Workshop on Logic & Synthesis. Num. 10. Granlibakken, California. IEEE Computer Society Press. 2001. Pag. 237-242
Maria Carmen Baena Oliva, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Carlos Jesus Jimenez Fernandez, Manuel Valencia Barrero:Simulation-Driven Switching Activity Evaluation of CMOS Digital Circuits. DCIS Conference 2001. Proc. Design Circuits and Integrated Systems Conference. Num. 15. Oporto. 2001. Pag. 608-612
Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Angel Barriga Barros:Aplicacion de Alliance al Diseño de Circuitos Digitales VLSI. Telec2000. International Conference Telec. Num. 1. Santiago de Cuba. 2000. Pag. 1-5
Manuel Jesus Bellido Diaz, Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Antonio Jose Acosta Jimenez:Concepcion de un Microprocesador: de la Especificacion a la Realizacion. Actas del IV Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Taee'2000. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. Num. 4. Barcelona. Universidad Autónoma de Barcelona. 2000. Pag. 565-568. ISBN: 84-600-9596-7
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Paulino Ruiz de Clavijo Vazquez, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero:Gate-Level Modeling of the Delay Degradation Effect. Dcis'2000. Design of Integrated Circuits and Systems DCIS 2000. Num. 15. Montpellier, Francia. I e e e. 2000. Pag. 537-542
Jorge Juan Chico, Paulino Ruiz de Clavijo Vazquez, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero:Inertial and Degradation Delay Model for CMOS Logic Gates. Iscas'2000. IEEE International Symposium on Circuits and Systems. Num. 1. Orlando, EEUU. I e e e. 2000. Pag. 459-462. ISBN: 0-7803-5482-6
Raúl Jiménez Naharro, Antonio Jose Acosta Jimenez, Jorge Juan Chico, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero:Influence of Timing Schemes on Switching Noise Generation. Dcis'2000. Design of Integrated Circuits and Systems DCIS 2000. Num. 15. Montpellier, Francia. I e e e. 2000. Pag. 788-793
J. Verd, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez:Un Entorno Informatico de Ayuda a la Docencia de Sistemas de Comunicacion Optoelectronico. Actas del IV Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. Taee'2000. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. Num. 4. Barcelona. Universidad Autónoma de Barcelona. 2000. Pag. 543-546. ISBN: 84-600-9596-7
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero:Degradation Delay Model Application to Oscillatory Metastability. Patmos'1999. International Workshop on Power and Timing Modelling, Optimization and Simulation. Num. 1. Kos, Grecia. I e e e. 1999. Pag. 155-164. ISBN: 960-85687-3-0
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Manuel Valencia Barrero:Logic Simulation of Oscillatory Metaestability. XIV Design of Circuits and Integrated Systems Conference, DCIS 99. Design of Circuits and Integrated Systems Conference, DCIS 99. Num. 14. Palma de Mallorca, España. 1999. Pag. 333-338
Raúl Jiménez Naharro, Antonio Jose Acosta Jimenez, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero:Study and Analysis of Low Voltage/Low Power CMOS Logic Families for Low Switching Noise. Patmos'1999. International Workshop on Power and Timing Modelling, Optimization and Simulation. Num. 1. Kos, Grecia. I e e e. 1999. Pag. 377-386. ISBN: 960-85687-3-0
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Valencia Barrero:Accurate Input to Output Coupling Capacitance Modeling for Digital CMOS Inverters. XIII Design of Circuits and Integrated Systems Conference, DCIS 98. Design of Circuits and Integrated Systems Conference, DCIS 98. Num. 13. Madrid, España. 1998. Pag. 368-373
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Valencia Barrero:CMOS Inverter Input-to-Output Coupling Capacitance Modelling for Timing Analysis. Patmos98. International Workshop on Power and Timing Modelling, Optimization and Simulation. Num. 1. Kos, Grecia. 1998. Pag. 74-82
Antonio Jose Acosta Jimenez, Raúl Jiménez Naharro, Angel Barriga Barros, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero:Efficient Self-Timed Circuits Based on Weak Nmos-Trees. Icecs'1998. International Conference on Electronics, Circuits and Systems. Num. 1. Lisboa, Portugal. Instituto Superior Tecnico. 1998. Pag. 179-182. ISBN: 0-7803-5008-1
Maria Carmen Baena Oliva, Manuel Jesus Bellido Diaz, Maria del Pilar Parra Fernandez, Manuel Valencia Barrero:Realizacion de un Sistema Digital: Implementacion Sobre FPGA y Testado de Laboratorio. III Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. Congreso de Tecnología Aplicadas a la Enseñanza de la Electrónica, Taee 98. Num. 3. Madrid. 1998. Pag. 281-286
Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero:Self-Timed Linear-Feedback Shift Registers. XIII Design of Circuits and Integrated Systems Conference, DCIS 98. Design of Circuits and Integrated Systems Conference, DCIS 98. Num. 13. Madrid, España. 1998. Pag. 660-665
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Valencia Barrero:Delay Degradation Effect in Submicronic CMOS Inverters. Patmos'1997. International Workshop on Power and Timing Modelling, Optimization and Simulation. Num. 1. Kos, Grecia. 1997. Pag. 215-224
Jorge Juan Chico, Manuel Jesus Bellido Diaz, Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Valencia Barrero:Fully Physical Characterization of the Delay Degradation Effect in Submicronic CMOS Inverters. Dcis'97. DCIS 97. Sevilla, España. Universidad de Sevilla. 1997. Pag. 465-471. ISBN: 84-88783-28-0
Raúl Jiménez Naharro, Antonio Jose Acosta Jimenez, Angel Barriga Barros, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero:Performance Comparison of CMOS Differential Circuits for Low-Power and Self-Timed Applications. Dcis'97. DCIS 97. Sevilla, España. Universidad de Sevilla. 1997. Pag. 541-546. ISBN: 84-88783-28-0
Pedro Fortet Roura, Manuel Jesus Bellido Diaz, Francisco Sivianes Castillo, Ana Verónica Medina Rodríguez:Multimedia System for Instruction and Learnig Electronics. Third Int. Conf. on Computer Aided Learning and Instruction.. Calisce 96. Third Int. Conf. on Computer Aided Learning and Instruction.. Calisce 96. Num. 1. San Sebastián, España. 1996. Pag. 1-1
Antonio Jose Acosta Jimenez, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero, Angel Barriga Barros, Raúl Jiménez Naharro, José Luis Huertas Díaz:New CMOS VLSI Linear Self-Timed Architectures. 2nd Working Conference on Asynchronous Design Methodologies. Asynchronous Design Methodologies (). Londres, UK. Comité Organizador. 1996. Pag. 14-23
Pedro Fortet Roura, Francisco Sivianes Castillo, Manuel Jesus Bellido Diaz:Sistema Multimedia Móvil Aplicado a la Enseñanza de la Electrónica. Actas Taee-96. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica Taee-96. Num. 2. Sevilla, España. Universidad de Sevilla. 1996. Pag. 1-5
Pedro Fortet Roura, Francisco Sivianes Castillo, Manuel Jesus Bellido Diaz:Seminario Sobre Nuevas Tecnologías Como Mejora de la Calidad de la Enseñanza. Actas III Jornadas Univeristarias Sobre Innovacion Educativa en las Enseñanzas Tecnicas. III Jornadas Univeristarias Sobre Innovacion Educativa en las Enseñanzas Tecnicas (3). Num. 3. El Ferrol. Actas. 1995. Pag. 1-5
Maria del Pilar Parra Fernandez, Maria Carmen Baena Oliva, Manuel Jesus Bellido Diaz, Manuel Valencia Barrero:Enseñanza Integrada: una Aplicación a la Docencia de Circuitos Secuenciales. Taee'94. Taee 94. Num. 1. Madrid. 1994. Pag. 213-222
Tesis dirigidas:
Director/a: Manuel Jesus Bellido Diaz, Doctorando: Alejandro Millan Calderon:Técnicas de Optimización para el Modelado y la Caracterización del Comportamiento Dinámico de Circuitos Digitales CMOS en Tecnologías Udsm, 2008, Tecnología Electrónica
Director/a: Manuel Jesus Bellido Diaz, Doctorando: Paulino Ruiz de Clavijo Vazquez:Simulación Lógica Temporal de Altas Prestaciones y Aplicación a la Estimación del Consumo de Potencia y Corriente en Circuitos Integrados CMOS-VLSI, 2007, Tecnología Electrónica
Director/a: Manuel Jesus Bellido Diaz, Doctorando: Jorge Juan Chico:Degradación del Retraso de Propagación en Puertas Lógicas CMOS VLSI, 2000, Electrónica y Electromagnetismo
