Francisco Eugenio Potestad Ordoñez
Telefono: 954446666
Email: Solicitar correo
Perfil en ORCID: 0000-0003-4107-2396

Grupo de Investigación: Diseño de Circuitos Integrados Digitales y Mixtos
Departamento/Unidad: Tecnología Electrónica
Situación profesional: Profesor Ayudante Doctor

Participa en los siguientes proyectos/ayudas en la US:

• Proyecto de investigación:
  • Secure Platform for ICT Systems Rooted at the Silicon Manufacturin Process" - (SPIRS) (GA-952622 - Equipo Colaborador (altas/bajas))
  • Diseño, implementación y validación en hardware de una raíz de confianza resistente a ataques, para sistemas empotrados seguros (PID2020-116664RB-I00 - Equipo Trabajo (Solicitud))
  • SCARoT: Side-Channel Attacks on Root of Trust / Ataques laterales sobre la Raíz de Confianza (US-1380823 - Equipo Colaborador (Solicitud))
  • Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R - Equipo Trabajo (Memoria))
  • Cesar: Circuitos Microelectrónicos Seguros Frente a Ataques Laterales (TEC2013-45523-R - Equipo Trabajo (Alta/Baja))
  
  
• Contrato con empresas (Arts. 68/83 LOU):
  • RISCCOM_DEKRA-USE (5064/2056 - Investigador)
  • USECHIP: CÁTEDRA EN MICROELECTRÓNICA DE LA UNIVERSIDAD DE SEVILLA (TSI-069100-2023-001 - Investigador)
  
  
• Ayuda a la investigación:
  • Incentivo al Grupo de Investigación TIC-180 (2019/TIC-180 - Investigador)
  • Incentivo al Grupo de Investigación TIC-180 (2017/TIC-180 - Investigador)
  
  

Cobertura de la base de datos de proyectos, véase aqui

Publicaciones:

Capítulos en Libros

Tena Sánchez, Erica, Potestad, Francisco Eugenio, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, et. al.:
Design and Security Evaluation of Secure Cryptohardware (FPGA and ASIC) Against Hackers Exploiting Side-Channel Information Design and Security Evaluation of Secure Cryptohardware (FPGA and ASIC) Against Hackers Exploiting Side-Channel Information. Pag. 47-50. En: Sinergias en la Investigación en Stem. 3ciencias (www.3ciencias.com). 2022. ISBN 978-84-123872-6-1 DOI: https://doi.org/10

Publicaciones en Revistas

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose, Jimenez Fernandez, Carlos Jesus, Chaves, Ricardo:
Design and Evaluation of Countermeasures Against Fault Injection Attacks and Power Side-Channel Leakage Exploration for AES Block Cipher. En: IEEE Access. 2022. Vol. 10. Pag. 65548-65561. 10.1109/Access.2022.3183764

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose, Jimenez Fernandez, Carlos Jesus, Chaves, Ricardo:
Hardware Countermeasures Benchmarking against Fault Attacks. En: Applied Sciences. 2022. Vol. 12. Núm. 5. 10.3390/app12052443

Tena Sánchez, Erica, Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Acosta Jimenez, Antonio Jose, Chaves, Ricardo:
Gate-Level Hardware Countermeasure Comparison against Power Analysis Attacks. En: Applied Sciences. 2022. Vol. 12. Núm. 5. 10.3390/app12052390

Potestad, Francisco Eugenio, Tena Sanchez, Erica, Mora Gutierrez, Jose Miguel, Valencia Barrero, Manuel, Jimenez Fernandez, Carlos Jesus:
Trivium Stream Cipher Countermeasures Against Fault Injection Attacks and DFA. En: IEEE Access. 2021. Vol. 9. Pag. 168444-168454. 10.1109/Access.2021.3136609

Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Potestad, Francisco Eugenio, Valencia Barrero, Manuel:
An Academic Approach to FPGA Design Based on a Distance Meter Circuit. En: IEEE Journal of Latin-American Learning Technologies. 2020. Vol. 15. Núm. 3. Pag. 123-128. 10.1109/Rita.2020.3008343

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Vulnerability Analysis of Trivium FPGA Implementations. En: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol. 25. Núm. 12. Pag. 3380-3389. 10.1109/Tvlsi.2017.2751151

Aportaciones a Congresos

Potestad, Francisco Eugenio, Gallardo, Alejandro, Cuadrado Ibáñez, Jesús, Tena Sánchez, Erica:
Diseño de PCB optimizada para ataques por inserción de fallos con láser y pulsos EM sobre criptocircuitos. Ponencia en Jornada. XI Jornadas de I+D+i & 3rd International Workshop on STEM. Sevilla. 2024

Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Valencia Barrero, Manuel, Potestad, Francisco Eugenio, et. al.:
Teaching based on proposed by students designs: a case study. Comunicación en congreso. 2022 Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica (XV Technologies Applied to Electronics Teaching Conference). Escuela Universitaria Politecnica, Universidad de Zaragoza, Teruel. 2022

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Gallardo, Alejandro, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, et. al.:
ICs tester design and its effect on application in electronics laboratories. Comunicación en congreso. 2022 Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica (XV Technologies Applied to Electronics Teaching Conference). Escuela Universitaria Politecnica, Universidad de Zaragoza, Teruel. 2022

Jimenez Fernandez, Carlos Jesus, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Gallardo, Alejandro, Potestad, Francisco Eugenio, et. al.:
Learning VHDL through teamwork FPGA game design. Ponencia en Congreso. 2020 XIV Technologies Applied to Electronics Teaching Conference (TAEE). - Oporto, Portugal. 2020

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Chaves, Ricardo, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose, et. al.:
Hamming-code based fault detection desing methodology for block ciphers. Ponencia en Congreso. IEEE International Symposium on Circuits and Systems (ISCAS). , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , Facultad de Ciencias Económicas y Empresariales. Universidad de Sevilla. 2020

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII Conference on Design of Circuitsand Integrated Systems (DCIS 2018). Lyon, France. 2018

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII Conference on Design of Circuits and Integrated Systems (DCIS 2018). Lyon, France. 2018

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Potestad, Francisco Eugenio:
FPGA design example for maximum operating frequency measurements. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018

Jimenez Fernandez, Carlos Jesus, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, Potestad, Francisco Eugenio:
Distance measurement as a practical example of FPGA design. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Experimental and timing analysis comparison of FPGA Trivium implementations and their vulnerability to clock fault injection. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems (2016). Granada España. 2016

Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks. Poster en Congreso. TRUDEVICE - 6th Conference on Trustworthy Manufacturing and Utilization of Secure Devices. . Barcelona. 2016

Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, et. al.:
Diseño de Circuitos Integrados y Seguridad de Circuitos Criptográficos Frente a Ataques. Comunicación en Jornada. III Jornada de Investigación y Postgrado. EPS, Sevilla. 2016

Jimenez Fernandez, Carlos Jesus, Potestad, Francisco Eugenio, Valencia Barrero, Manuel:
Fault Attack on FPGA implementations of Trivium Stream Cipher. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Montreal, Canada. 2016

Mora Gutierrez, Jose Miguel, Jimenez Fernandez, Carlos Jesus, Potestad, Francisco Eugenio, Valencia Barrero, Manuel:
Low power implementation of Trivium stream cipher. Poster en Taller de trabajo. 7th Workshop on Cryptographic Hardware and Embedded Systems. Saint Malo, Francia. 2015

Otras Publicaciones

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Jimenez Fernandez, Carlos Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Software para el testado de máxima frecuencia de criptocircuitos basados en cifrado por bloques. Otro Material Informatico. 2021. - Andalucía, España