Antonio José Acosta Jiménez
Telefono: 954466666/954556405
Email: Solicitar correo
Perfil en ORCID: 0000-0002-7934-9162
Perfil en WOS: M-9614-2018
Perfil en Scopus: 7103261098
Perfil en Dialnet: 2282298

Grupo de Investigación: Diseño de Circuitos Integrados Digitales y Mixtos
Departamento/Unidad: Electrónica y Electromagnetismo
Situación profesional: Catedrático de Universidad

Responsable de los siguientes proyectos/ayudas en la US:

• Proyecto de investigación:
  • SCARoT: Side-Channel Attacks on Root of Trust / Ataques laterales sobre la Raíz de Confianza (US-1380823)
  • Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R)
  • Cesar: Circuitos Microelectrónicos Seguros Frente a Ataques Laterales (TEC2013-45523-R)
  • Model-based synthesis of digital electronic circuits for embedded control (MOBY-DIC) (FP7-ICT-2009-4-248858)
  
  
• Contrato con empresas (Arts. 68/83 LOU):
  • USECHIP: CÁTEDRA EN MICROELECTRÓNICA DE LA UNIVERSIDAD DE SEVILLA (TSI-069100-2023-001)
  
  
• Ayuda a la investigación:
  • Incentivo al Grupo de Investigación TIC-180 (2021/TIC-180)
  • Incentivo al Grupo de Investigación TIC-180 (2019/TIC-180)
  • El mundo de los chips (PP2015-4432)
  • ¿Te atreves a ser un científico? Acercando la microelectrónica a jóvenes estudiantes de centros educativos de la provincia de Sevilla y alrededores (PP2014-3064)
  • Proyecto Expositivo-Educativo. Un microuniverso electrónico en la palma de tu mano. La evolución de la microelectrónica a través del mundo del teléfono móvil (PP2013-1509)
  
  

Participa en los siguientes proyectos/ayudas en la US:

• Proyecto de investigación:
  • Secure Platform for ICT Systems Rooted at the Silicon Manufacturin Process" - (SPIRS) (GA-952622 - Investigador)
  • Diseño, implementación y validación en hardware de una raíz de confianza resistente a ataques, para sistemas empotrados seguros (PID2020-116664RB-I00 - Equipo de Investigación)
  • Circuitos Integrados para Transmisión de Información Especialmente Segura (TEC2010-16870 - Investigador)
  • Diseño Microelectrónico para Autenticación Cripto-Biométrica (P08-TIC-03674 - Investigador)
  • Diseño de sistemas digitales micro-nanoelectrónicos de altas prestaciones (EXC/2005/TIC-635 - Investigador)
  
  
• Contrato con empresas (Arts. 68/83 LOU):
  • RISCCOM_DEKRA-USE (5064/2056 - Investigador)
  • Diseño VLSI de módulo digital serializador (framing) de altas prestaciones para un sensor quad-linear de alta velocidad de 16k píxeles. (2154/0713 - Investigador)
  • Microelectrónica: tecnología, diseño y test (OG-120/05 - Investigador)
  • Microelectrónica: tecnología, diseño y test (OG-084/04 - Investigador)
  • Microelectrónica: tecnología, diseño y test (OG-035/03 - Investigador)
  • Microelectrónica: tecnología, diseño y test (ESPRIT 33485-MICROCARD) (OG-064/00 - Investigador)
  • Microelectrónica: tecnología, diseño y test (ESPRIT 26354-ASTERIS) (OG-067/00 - Investigador)
  
  
• Ayuda a la investigación:
  • Incentivo al Grupo de Investigación TIC-180 (2017/TIC-180 - Investigador)
  • Incentivo al Grupo de Investigación TIC-180 (2011/TIC-180 - Investigador)
  • 14th IEEE European Test Symposium (TEC2009-06167-E - Investigador)
  • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2008/TIC-180 - Investigador)
  • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2007/TIC-180 - Investigador)
  • Ayuda a la Consolidación del Grupo de Investigación TIC-180 (2006/TIC-180 - Investigador)
  
  

Cobertura de la base de datos de proyectos, véase aqui

Publicaciones:

Libros

Acosta Jimenez, Antonio Jose:
La Nanotecnología, explorando un cosmos en miniatura. Rodesa, Villatuerta, Navarra. RBA-Editores. 2016. 175. ISBN 978-84-473-8382-5

Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Valencia Barrero, Manuel:
Temporización en Circuitos Integrados Digitales CMOS. Marcombo. Boixareu Editores. 2000. ISBN 84-267-1246-0

Otra participación en Libros

Hochet, B. (Editor/a), Acosta Jimenez, Antonio Jose (Editor/a), Bellido Diaz, Manuel Jesus (Editor/a):
Integrated Circuit Design. Power and Timing Modeling, Optimization and Simulation. Berlín. Springer-Verlag. 2002. ISBN 3-540-44143-3

Capítulos en Libros

Tena Sánchez, Erica, Potestad, Francisco Eugenio, Parra Fernández, María del Pilar, Baena Oliva, Maria Carmen, Valencia Barrero, Manuel, et. al.:
Design and Security Evaluation of Secure Cryptohardware (FPGA and ASIC) Against Hackers Exploiting Side-Channel Information Design and Security Evaluation of Secure Cryptohardware (FPGA and ASIC) Against Hackers Exploiting Side-Channel Information. Pag. 47-50. En: Sinergias en la Investigación en Stem. 3ciencias (www.3ciencias.com). 2022. ISBN 978-84-123872-6-1 DOI: https://doi.org/10

Acosta Jimenez, Antonio Jose, Bellido Diaz, Manuel Jesus, Barriga Barros, Angel:
Asyncronous Sequential Logic. Pag. 742-749. En: Encyclopedia of Electrical and Electronics Engineering. 1999

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis:
Analysis of Metastable Operation in a CMOS Dynamic D-Latch. Pag. 143-157. En: Analog Design Issues in Digital VLSI Circuits and Systems. New York, USA. Kluwer Academic Publishers. 1997

Publicaciones en Revistas

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose, Jimenez Fernandez, Carlos Jesus, Chaves, Ricardo:
Design and Evaluation of Countermeasures Against Fault Injection Attacks and Power Side-Channel Leakage Exploration for AES Block Cipher. En: IEEE Access. 2022. Vol. 10. Pag. 65548-65561. 10.1109/Access.2022.3183764

Delgado Lozano, Ignacio M., Tena Sánchez, Erica, Nuñez Martínez, Juan, Acosta Jimenez, Antonio Jose:
Gate-Level Design Methodology for Side-Channel Resistant Logic Styles Using TFETs. En: IEEE Embedded Systems Letters. 2022. Vol. 14. Núm. 2. Pag. 99-102. 10.1109/Les.2021.3122395

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose, Jimenez Fernandez, Carlos Jesus, Chaves, Ricardo:
Hardware Countermeasures Benchmarking against Fault Attacks. En: Applied Sciences. 2022. Vol. 12. Núm. 5. 10.3390/app12052443

Tena Sánchez, Erica, Potestad, Francisco Eugenio, Jimenez Fernandez, Carlos Jesus, Acosta Jimenez, Antonio Jose, Chaves, Ricardo:
Gate-Level Hardware Countermeasure Comparison against Power Analysis Attacks. En: Applied Sciences. 2022. Vol. 12. Núm. 5. 10.3390/app12052390

Delgado Lozano, Ignacio M., Tena Sánchez, Erica, Nuñez Martínez, Juan, Acosta Jimenez, Antonio Jose:
Design and analysis of secure emerging crypto-hardware using HyperFET devices. En: IEEE Transactions on Emerging Topics in Computing. 2020. Vol. 9. Núm. 2. Pag. 787-796. 10.1109/Tetc.2020.2977735

Delgado Lozano, Ignacio M., Tena Sánchez, Erica, Nuñez Martínez, Juan, Acosta Jimenez, Antonio Jose:
Projection of dual-rail DPA countermeasures in future FinFET and emerging TFET technologies. En: ACM Journal on Emerging Technologies in Computing Systems. 2020. Vol. 16. Núm. 3. Pag. 30:1-30:16. 10.1145/3381857

Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose:
Logic minimization and wide fan-in issues in DPL-based cryptocircuits against power analysis attacks. En: International Journal of Circuit Theory and Applications. 2019. Vol. 47. Núm. 2. Pag. 238-253

Acosta Jimenez, Antonio Jose, Tena Sánchez, Erica, Jimenez Fernandez, Carlos Jesus, Mora Gutierrez, Jose Miguel:
Power and Energy Issues on Lightweight Cryptography. En: Journal of low power electronics. 2017. Vol. 13. Núm. 3. Pag. 326-337. 10.1166/jolpe.2017.1490

Acosta Jimenez, Antonio Jose, Addabbo, Tommaso, Tena Sánchez, Erica:
Embedded electronic circuits for cryptography, hardware security and true random number generation: an overview. En: International Journal of Circuit Theory and Applications. 2017. Vol. 45. Núm. 2. Pag. 145-167. 10.1002/cta.2296

Acosta Jimenez, Antonio Jose, Addabbo, Tommaso:
Editorial: Guest Editorial 'Secure lightweight crypto-hardware'. En: International Journal of Circuit Theory and Applications. 2017. Vol. 45. Núm. 2. Pag. 143-144. 10.1002/cta.2302

Brox Jimenez, Piedad, Martínez Rodríguez, Macarena Cristina, Tena Sánchez, Erica, Baturone Castillo, Iluminada, Acosta Jimenez, Antonio Jose:
Application specific integrated circuit solution for multi-input multi-output piecewise-affine functions. En: International Journal of Circuit Theory and Applications. 2016. Vol. 44. Núm. 1. Pag. 4-20. 10.1002/cta.2058

Tena Sánchez, Erica, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
A Methodology for Optimized Design of Secure Differential Logic Gates for DPA Resistant Circuits. En: IEEE Journal on Emerging and Selected Topics in Circuits and Systems. 2014. Vol. 4. Núm. 2. Pag. 203-215. 10.1109/Jetcas.2014.2315878

Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Automatic and systematic control of experimental data measurements on ASICs. En: Instrumentation ViewPoint. 2013. Núm. 14. Pag. 45-45

Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Automatic and systematic control of experimental data measurements on ASICs. 2013. Núm. 14. Pag. 45-45

Brox Jimenez, Piedad, Castro Ramirez, Javier, Martínez Rodríguez, Macarena Cristina, Tena Sánchez, Erica, Jimenez Fernandez, Carlos Jesus, et. al.:
A Programmable and Configurable ASIC to Generate Piecewise-Affine Functions Defined Over General Partitions. En: IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2013. Vol. 60. Núm. 12. Pag. 3182-3194. 10.1109/Tcsi.2013.2265962

Camuñas Mesa, Luis Alejandro, Zamarreño Ramos, Carlos, Linares Barranco, Alejandro, Acosta Jimenez, Antonio Jose, Serrano Gotarredona, Maria Teresa, et. al.:
An Event-Driven Multi-Kernel Convolution Processor Module for Event-Driven Vision Sensors. En: IEEE Journal of Solid-State Circuits. 2012. Vol. 47. Núm. 2. Pag. 504-517. 10.1109/Jssc.2011.2167409

Serrano Gotarredona, Maria Teresa, Acosta Jimenez, Antonio Jose, Camuñas Mesa, Luis Alejandro, Linares Barranco, Bernabe, Zamarreño Ramos, Carlos:
A 32 32 Pixel Convolution Processor Chip for Address Event Vision Sensors With 155 Ns Event Latency and 20 Meps Throughput. En: IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2010. Vol. 58. Núm. 4. Pag. 777-790

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Switching Noise Optimization in the Wake-Up Phase of Leakage-Aware Power Gating Structures. En: Lecture Notes in Computer Science. 2009. Vol. 5953. Pag. 76-85. 10.1007/978-3-642-11802-9_12

Serrano Gotarredona, Rafael, Oster, Matthias, Lichtsteiner, P., Linares Barranco, Alejandro, Paz Vicente, Rafael, et. al.:
Caviar: a 45k Neuron, 5m Synapse, 12g Connects/S Aer Hardware Sensory-Processing- Learning-Actuating System for High-Speed Visual Object Recognition and Tracking. En: IEEE Transactions on Neural Networks. 2009. Vol. 20. Núm. 9. Pag. 1417-1438

Serrano Gotarredona, Rafael, Serrano Gotarredona, Maria Teresa, Acosta Jimenez, Antonio Jose, Serrano Gotarredona, Clara, Pérez Carrasco, Jose Antonio, et. al.:
On Real-Time Aer 2-D Convolutions Hardware for Neuromorphic Spike-Based Cortical Processing. En: IEEE Transactions on Neural Networks. 2008. Vol. 19. Núm. 7. Pag. 1196-1219

Serrano Gotarredona, Rafael, Serrano Gotarredona, Maria Teresa, Acosta Jimenez, Antonio Jose, Linares Barranco, Bernabe:
A Neuromorphic Cortical-Layer Microchip for Spike-Based Event Processing Vission Systems. En: IEEE Transactions on Circuits and Systems Part I: Fundamental Theory and Applications. 2006. Vol. 53. Núm. 12. Pag. 2548-2566

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Castro Ramirez, Javier, Sánchez Raya, Manuel, Acosta Jimenez, Antonio Jose:
Optimization of Master-Slave Flip-Flops for High-Performance Applications. En: Lecture Notes in Computer Science. 2006. Vol. 4148. Pag. 439-449

Parra Fernández, María del Pilar, Castro Ramirez, Javier, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits. En: Proceedings of SPIE: The International Society for Optical Engineering. 2005. Vol. 5837. Pag. 1003-1014. 10.1117/12.608276

Delgado Restituto, Manuel, Acosta Jimenez, Antonio Jose, Rodriguez Vazquez, Angel:
A Mixed-Signal Integrated Circuit for Fm-Dcsk Modulation. En: IEEE Journal of Solid-State Circuits. 2005. Vol. 40. Núm. 7. Pag. 1460-1471

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Valencia Barrero, Manuel:
Selective Clock-Gating for Low-Power Synchronous Counters. En: Journal of low power electronics. 2005. Vol. 1. Núm. 1. Pag. 11-19

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Analysis of Current-Mode Flip-Flops in CMOS Technologies. En: Progress in Biomedical Optics and Imaging. 2003. Vol. 5117. Pag. 515-526

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A New Hybrid Cbl-CMOS Cell for Optimum Noise/Power Applications. En: Lecture Notes in Computer Science. 2003. Núm. 2799. Pag. 491-500

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Switching Noise Reduction in Clock Distribution in Mixed-Mode VLSI Circuits. En: Progress in Biomedical Optics and Imaging. 2003. Vol. 5117. Pag. 564-573

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
High-Performance Edge-Triggered Flip-Flops Using Weak-Branch Differential Latch. En: Electronics Letters. 2002. Vol. 38. Núm. 21. Pag. 1243-1244

Acosta Jimenez, Antonio Jose, Peralias Macias, Eduardo, Huertas Diaz, Jose Luis, Rueda, a:
VHDL Behavioural Modelling of Pipeline Analog to Digital Converters. En: Measurement: Journal of the International Measurement Confederation. 2002. Vol. 31. Núm. 1. Pag. 47-60

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Analysis of High-Performance Flip-Flops for Submicron Mixed-Signal Applications. En: Analog Integrated Circuits and Signal Processing. 2002. Vol. 33. Núm. 2. Pag. 145-156

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A Technique to Generate CMOS VLSI Flip-Flops Based on Differential Latches. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 209-218

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Selective Clock-Gating for Low Power/Low Noise Synchronous Counters. En: Lecture Notes in Computer Science. 2002. Vol. 2451. Pag. 448-457

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Huertas Diaz, Jose Luis:
Logical Modelling of Delay Degradation Effect in Static CMOS Gates. En: IEE Proceedings. Circuits, Devices and Systems. 2000. Vol. 147. Núm. 2. Pag. 107-117

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Peralias Macias, Eduardo, Rueda, a:
An Application of Self-Timed Circuits to the Reduction of Switching Noise in Analog-Digital Circuits. En: Lecture Notes in Computer Science. 2000. Vol. 1918. Pag. 295-305

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Ruiz de Clavijo Vazquez, Paulino, Valencia Barrero, Manuel:
Degradation Delay Model Extension to CMOS Gates. En: Lecture Notes in Computer Science. 2000. Vol. 1918. Pag. 149-158

Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits. En: Lecture Notes in Computer Science. 2000. Vol. 1918. Pag. 316-326

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Inertial Effect Handling Method for CMOS Digital IC Simulation. En: Electronics Letters. 1999. Vol. 35. Núm. 23. Pag. 2028-2030

Acosta Jimenez, Antonio Jose, Mora Gutierrez, Jose Miguel:
Self-Timed Boundary-Scan Cells for Multi-Chip Module Test. En: Journal of Electronic Testing. 1999. Vol. 15. Núm. 1-2. Pag. 115-127

Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel, et. al.:
Design and Characterisation of a CMOS VLSI Self-Timed Multiplier Architecture Based on a Bit-Level Pipelined-Array Structure. En: IEE Proceedings. Circuits, Devices and Systems. 1998. Vol. 145. Núm. 4. Pag. 247-253

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
CMOS Inverter Maximum Frequency of Operation Due to Digital Signal Degradation. En: Electronics Letters. 1997. Vol. 33. Núm. 19. Pag. 1619-1621

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Juan Chico, Jorge:
Analysis of Metastable Operation in a CMOS Dynamic D-Latch. En: Analog Integrated Circuits and Signal Processing. 1997. Vol. 14. Núm. 1-2. Pag. 143-157

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Luque Rodríguez, Joaquín, Barriga Barros, Angel, Valencia Barrero, Manuel:
Evaluation of Metastability Transfer Models - an Application to an N-Bistable CMOS Synchronizer. En: International Journal of Electronics. 1995. Vol. 79. Núm. 5. Pag. 585-593

Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Huertas Diaz, Jose Luis:
Nota: Sods - a New CMOS Differential-Type Structure. En: IEEE Journal of Solid-State Circuits. 1995. Vol. 30. Núm. 7. Pag. 835-838

Valencia Barrero, Manuel, Bellido Diaz, Manuel Jesus, Huertas Diaz, Jose Luis, Acosta Jimenez, Antonio Jose, Sanchez Solano, Santiago:
Nota: Modular Asynchronous Arbiter Insensitive to Metastability. En: IEEE Transactions on Computers. 1995. Vol. 44. Núm. 12. Pag. 1456-1461

Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Huertas Diaz, Jose Luis:
Design, Testing and Applications of 4-Valued Pads. En: International Journal of Electronics. 1993. Vol. 75. Núm. 1. Pag. 115-131

Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Huertas Diaz, Jose Luis:
Simple Binary Random Number Generator. En: Electronics Letters. 1992. Vol. 28. Núm. 7. Pag. 617-618

Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel, Barriga Barros, Angel, Huertas Diaz, Jose Luis, Bellido Diaz, Manuel Jesus:
Multiple-Valued Pads for Binary Chips. En: Electronics Letters. 1992. Vol. 28. Núm. 8. Pag. 794-796

Acosta Jimenez, Antonio Jose:
Gate-Level Design Methodology for Side-Channel Resistant Logic Styles Using TFETs

Aportaciones a Congresos

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Chaves, Ricardo, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose, et. al.:
Hamming-code based fault detection desing methodology for block ciphers. Ponencia en Congreso. IEEE International Symposium on Circuits and Systems (ISCAS). , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , Facultad de Ciencias Económicas y Empresariales. Universidad de Sevilla. 2020

Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose:
Effect of temperature variation in experimental DPA and DEMA attacks. Poster en Congreso. International Workshop on Power and Timing Modeling, Optimization and Simulation. Costa Brava (Spain). 2018

Tena Sánchez, Erica, Delgado Lozano, Ignacio M., Nuñez Martínez, Juan, Acosta Jimenez, Antonio Jose:
Benchmarking of nanometer technologies for DPA-resilient DPL-based cryptocircuits. Comunicación en congreso. XXXIII Conference on Design of Circuits and Integrated Systems. - Lyon, Francia, Francia. 2018

Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel, Baena Oliva, Maria Carmen, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, et. al.:
Diseño de Circuitos Integrados y Seguridad de Circuitos Criptográficos Frente a Ataques. Comunicación en Jornada. III Jornada de Investigación y Postgrado. EPS, Sevilla. 2016

Canas Moreno, Salvador, Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose:
A low-cost FPGA-based platform to perform fast Power/Electromagnetic Attacks on cryptographic circuits. Conferencia Congreso no publicada. XXXI Design of Circuits and Integrated Systems Conference. Granada. 2016

Tena Sánchez, Erica, Durán Menor de Gaspar, Irene, Canas Moreno, Salvador, Acosta Jimenez, Antonio Jose:
Vulnerability Evaluation and Secure Design Methodology of Cryptohardware for ASIC-embedded Secure Applications to Prevent Side-Channel Attacks. Conferencia Congreso no publicada. Workshop on Trustworthy Manufacturing and Utilization of Secure Devices TRUDEVICE 2016. . Barcelona. 2016

Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Perez Verdu, Maria Belen, Huertas Diaz, Jose Luis:
Experiencia de puesta en marcha y desarrollo de un Máster on-line en Microelectrónica. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla (España). 2016

Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose, Nuñez Martínez, Juan:
Secure Cryptographic Hardware Implementation Issues for High-Performance Applications. Poster en Congreso. 26th International Workshop Power and Timing Modeling, Optimization and Simulation (PATMOS). Bremen, Alemania. 2016

Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose:
DPA Vulnerability Analysis on Trivium Stream Cipher using an Optimized Power Model. Comunicación en congreso. 2015 IEEE International Symposium on Circuits and Systems (ISCAS),. Lisboa-Portugal. 2015

Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose:
Design and Characterization of Cryptohardware for ASIC-embedded Secure Applications to Prevent Power Analysis Attacks. Conferencia Congreso no publicada. 17th International Workshop on Cryptographic Hardware and Embedded Systems. Saint Malo, Francia. 2015

Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose:
Optimized DPA attack on Trivium stream cipher using correlation shape distinguishers. Comunicación en congreso. Design of Integrated Circuits and Systems. Estoril (Portugal). 2015

Martínez Rodríguez, Macarena Cristina, Brox Jimenez, Piedad, Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose, Baturone Castillo, Iluminada:
Programmable ASICs for model predictive control. Comunicación en congreso. IEEE International Conference on Industrial Technologies 2015. Sevilla (Spain). 2015

Acosta Jimenez, Antonio Jose:
Low Power and Security Trade-off in Hardware: From True Random Number Generators to DPA Resilience. Sesión plenaria en Congreso. Energy Secure Systems Architecture Workshop. Minneapolis, Ee. Uu. 2014

Tena Sánchez, Erica, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Design and Test of a Low-Power 90nm Xor/Xnor Gate for Cryptographic Applications. Comunicación en congreso. International Workshop On Power And Timing Modeling, Optimization And Simulations. Palma de Mallorca. 2014

Tena Sánchez, Erica, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Low-Power Differential Logic Gates for DPA Resistant Circuits. Poster en Congreso. Euromicro Conference on Digital System Design. Verona. 2014

Tena Sánchez, Erica, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Automatic and Systematic Test Toolset for Digital ASICs. Comunicación en congreso. DCIS 2013. Donostia - San Sebastián (España). 2013

Tena Sánchez, Erica, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Automatic and Systematic Control of Experimental Data Measurements on ASICs. Comunicación en congreso. 19th Symposium IMEKO TC 4 Symposium. Barcelona, - BARCELONA, ESPAÑA. 2013

Martínez Rodríguez, Macarena Cristina, Brox Jimenez, Piedad, Castro Ramirez, Javier, Tena Sánchez, Erica, Acosta Jimenez, Antonio Jose, et. al.:
ASIC-in-the-loop methodology for verification of piecewise affine controllers. Comunicación en congreso. 19th International Conference on Electronics, Circuits and Systems. Seville (Spain). 2012

Eiroa Lorenzo, Susana, Baturone Castillo, Iluminada, Acosta Jimenez, Antonio Jose, Dávila Muro, Jorge:
Using Physical Unclonable Functions for Hardware Authentication: A Survey. Ponencia en Congreso. Desing of Circuits and Integrated Systems (DCIS). Lanzarote. 2010

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Optimization of Clock-Gating Structures for Low-Leakage High-Performance Applications. Comunicación en congreso. IEEE International Symposium on Circuits and Systems, ISCAS, pp. 1979-1982, Jun. 201. Paris, France. 2010. Proceedings of 2010 IEEE International Symposium on Circuits Ans Systems (ISCAS). 3220. 3223

Castro Ramirez, Javier, Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
An Improved Differential Pull-Down Network Logic Configuration for Dpa Resistant Circuits. Comunicación en congreso. The 22nd International Conference on Microelectronics. El Cairo, Egipto. 2010

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Revisiting Clock-Gating: the Common Place for Power Reduction. Comunicación en congreso. XVI Workshop IBERCHIP. Iguazu Falls, Brasil. 2010. XVI Workshop IBERCHIP. -. -

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Master-Slave Flip-Flop Optimization for Fine-Grained Clock-Gating Applications. Comunicación en congreso. IEEE Latin American Symposium on Circuits and Systems. Brasil. 2010

Camuñas Mesa, Luis Alejandro, Linares Barranco, Alejandro, Acosta Jimenez, Antonio Jose, Serrano Gotarredona, Maria Teresa, Linares Barranco, Bernabe:
Improved Aer Convolution Chip for Vision Processing With Higher Resolution and New Functionalities. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Zaragoza. 2009. Conference on Design of Circuits and Integrated Systems 2009. 1. 6

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Switching Noise Optimization in the Wake-Up Phase of Leakage-Aware Power Gating Structures. Comunicación en congreso. Nineteenth International Workshop on Power and Timing Modeling, Optimization and Simulation. Delft, Países Bajos. 2009. Lecture Notes in Computer Science, 2010, Volume 5953/2010. 76. 85

Villegas Calvo, Jose Alberto, Fiorelli Martegani, Rafaella Bianca, Gines Arteaga, Antonio Jose, Doldan Lorenzo, Ricardo, Jalon Victori, Mª Angeles, et. al.:
A 2.5mhz Bandpass Active Complex Filter With 2.4mhz Bandwidth for Wireless Communications. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Grenoble (Francia). 2008

Gines Arteaga, Antonio Jose, Doldan Lorenzo, Ricardo, Villegas Calvo, Jose Alberto, Acosta Jimenez, Antonio Jose, Jalon Victori, Mª Angeles, et. al.:
A 1.2v 5.14mw Quadrature Frequency Synthesizer in 90nm CMOS Technology for 2.4ghz Zigbee Applications. Comunicación en congreso. IEEE Asia Pacific Conference on Circuits and Systems . Macau (China). 2008. IEEE Asia Pacific Conference on Circuits and Systems. 1252. 1255

Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose, Vesterbacka, Mark:
Geometry Optimization in Basic CMOS Cells for Improved Power, Leakage, and Noise Performances. Comunicación en congreso. Int. Conf. on Advances in Electronics and Micro-Electronics. 2008. Int. Conf. on Advances in Electronics and Micro-Electronics (Enics'08). 48. 53

Acosta Jimenez, Antonio Jose, Rio Fernandez, Rocio del, Rodriguez Vazquez, Angel:
La Simulación Eléctrica en el Trabajo Académicamente Dirigido Como Vehículo Docente para la Enseñanza de la Electrónica. Comunicación en congreso. VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electronica. 2008. Actas del VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electronica. ---. --

Camuñas Mesa, Luis Alejandro, Acosta Jimenez, Antonio Jose, Serrano Gotarredona, Maria Teresa, Linares Barranco, Bernabe:
Fully Digital Aer Convolution Chip for Vision Processing. Comunicación en congreso. ISCAS 2008. Seattle, Washington, USA. 2008. IEEE International Symposium on Circuits and Systems. 652. 655

Serrano Gotarredona, Rafael, Serrano Gotarredona, Maria Teresa, Acosta Jimenez, Antonio Jose, Linares Barranco, Alejandro, Jimenez Moreno, Gabriel, et. al.:
Spike Events Processing for Vision Systems. Ponencia en Congreso. IEEE International Symposium on Circuits and System. New Orleans, Lusiana, USA. 2007

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
Asymmetric Clock Driver for Improved Power and Noise Performances. Comunicación en congreso. IEEE International Symposium on Circuits and Systems (ISCAS 2007). New Orleans, USA. 2007. Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on. 893. 896

Rimolo Donadio,Renato, Acosta Jimenez, Antonio Jose, Krautschneider, Wolfgang:
Asynchronous Staggered Set/Reset Techniques for Low-Noise Applications. Comunicación en congreso. ISCAS 2007. Nueva Orleans, EE.UU. 2007. Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on. 1799. 1802

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
A Methodology for Switching Noise Estimation At a Gate Level. Comunicación en congreso. VLSI Circuits and Systems Conference SPIE 2007. Maspalomas, España. 2007. VLSI Circuits and Systems Conference SPIE 2007. 1000. 1006

Acosta Jimenez, Antonio Jose, Mora Gutierrez, Jose Miguel, Castro Ramirez, Javier, Parra Fernández, María del Pilar:
Effects of Buffer Insertion on the Average/Peak Power Ratio in CMOS VLSI Digital Circuits. Comunicación en congreso. VLSI Circuits and Systems Conference SPIE 2007. Maspalomas, España. 2007. VLSI Circuits and Systems Conference SPIE 2007. 1007. 1014

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Valencia Barrero, Manuel, Acosta Jimenez, Antonio Jose:
A Switching Noise Vision of the Optimization Techniques for Low-Power Synthesis. Comunicación en congreso. European Conference on Circuit Theory and Design ECCTD . Santander (ESPAÑA). 2007. European Conference on Circuit Theory and Design ECCTD 2007. 156. 159

Camuñas Mesa, Luis Alejandro, Acosta Jimenez, Antonio Jose, Serrano Gotarredona, Maria Teresa, Linares Barranco, Bernabe, Serrano Gotarredona, Rafael:
Image Processing Architecture Based on a Fully Digital Aer Convolution Chip. Comunicación en congreso. XXII Conference on Design of Circuits and Integrated Systems. Sevilla(España). 2007. Proceedings XXII Conference on Design of Circuits and Integrated Systems (Dcis2007). 385. 390

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Optimization of master-slave Flip-Flops for high performance applications. Comunicación en congreso. International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS 2006). Montpellier (France). 2006

Serrano Gotarredona, Rafael, Linares Barranco, Bernabe, Serrano Gotarredona, Maria Teresa, Acosta Jimenez, Antonio Jose, Linares Barranco, Alejandro, et. al.:
High-Speed Image Processing With Aer-Based Components. Comunicación en congreso. ISCAS 2006. Kos, Grecia. 2006. IEEE International Symposium on Circuiits and Systems. 951. 954

Serrano Gotarredona, Rafael, Serrano Gotarredona, Maria Teresa, Acosta Jimenez, Antonio Jose, Linares Barranco, Bernabe:
An Arbitrary Kernel Convolution Aer-Transceiver Chip for Real-Time Mage Filtering. Comunicación en congreso. ISCAS 2006. Kos, Grecia. 2006. IEEE International Symposium on Circuiits and Systems. 3135. 3148

Serrano Gotarredona, Rafael, Serrano Gotarredona, Maria Teresa, Linares Barranco, Bernabe, Acosta Jimenez, Antonio Jose, Camuñas Mesa, Luis Alejandro:
A Bioinspired Event-Based Real-Time Image Processor. Comunicación en congreso. Conference on Biomedical, Robotics and Biomechatronics . Pisa, Italy. 2006. Proceedings of Conference on Biomedical, Robotics and Biomechatronics. 99. 104

Castro Ramirez, Javier, Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose:
Performance Analysis of Full Adders in CMOS Technologies. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005. VLSI Circuits and Systems II. 38. 48

Parra Fernández, María del Pilar, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
Application of Clock Gating Techniques At a Flip-Flop Level to Switching Noise Reduction in VLSI Circuits. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005. VLSI Circuits and Systems II. 1003. 1014

Camuñas Mesa, Luis Alejandro, Acosta Jimenez, Antonio Jose, Serrano Gotarredona, Maria Teresa, Linares Barranco, Bernabe:
A Digital Pixel Cell for Address Event Representation Image Convolution Processing. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005. VLSI Circuits and Systems II. 20. 30

Parra Fernández, María del Pilar, Castro Ramirez, Javier, Acosta Jimenez, Antonio Jose:
A Methodology for the Characterization of Arithmetic Circuits on CMOS Deep Submicron Technologies. Comunicación en congreso. Conference on VLSI Circuits and Systems II. Santander (ESPAÑA). 2005. VLSI Circuits and Systems II. 902. 913

Serrano Gotarredona, Rafael, Serrano Gotarredona, Maria Teresa, Acosta Jimenez, Antonio Jose, Linares Barranco, Bernabe, Serrano Gotarredona, Clara, et. al.:
A Programmable Convolution Chip Prototype for Real-Time Image Filtering. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems DCIS 2005 . Lisboa. 2005

Camuñas Mesa, Luis Alejandro, Acosta Jimenez, Antonio Jose, Serrano Gotarredona, Maria Teresa, Linares Barranco, Bernabe:
On Fully Digital Address-Event-Representation Convolution Processing. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems DCIS 2005 . Lisboa. 2005

Serrano Gotarredona, Rafael, Oster, Matthias, Lichtsteiner, P., Linares Barranco, Alejandro, Paz Vicente, Rafael, et. al.:
Aer Building Blocks for Multi-Lawyer Multi-Chip Nueromorphic Vision Systems. Comunicación en congreso. Nips 2005: Neural Information Processing Systems Conference. Vancouver, Canada. 2005. Proceeding of the Neural Information Processing Systems Conference. 1217. 1225

Delgado Restituto, Manuel, Delgado Restituto, Manuel, Acosta Jimenez, Antonio Jose, Rodriguez Vazquez, Angel:
Experimental Characterization of an Integrated Chaos-Based Fmdcsk Transmitter Chipset. Comunicación en congreso. 8th Experimental Chaos Conference. Firenze, Florencia (Italia). 2004

Delgado Restituto, Manuel, Acosta Jimenez, Antonio Jose, Rodriguez Vazquez, Angel:
A Mixed-Signal ASIC for Fm-Dcsk Modulation. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Bordeaux, Francia. 2004. Proceedings of the XIX Conference on Design of Circuits and Integrated Systems, DCIS 2004. 710. 713

Delgado Restituto, Manuel, Acosta Jimenez, Antonio Jose, Rodriguez Vazquez, Angel:
A Mixed-Signal Integrated Circuit for Fm-Dcsk Modulation. Comunicación en congreso. 30th European Solid-State Circuit Conference. Leuven, Bélgica. 2004. Proceedings of the 30th European Solid-State Circuit Conference (ESSCIRC 2004). 331. 334

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Optimum Current/Voltage Mode Circuit Partitioning for Low Noise Applications. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Ciudad Real, España. 2003. DCIS 2003: XVIII Conference on Desing of Circuits and Integreted Systems. 63. 68

Jimenez, R, Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A New Hybrid Cbl-CMOS Cell for Optimum Noise/Power Application. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2003. Power and Timing Modeling, Optimization and Simulation. 491. 500

Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
Analysis of Current-Mode Flip-Flops in CMOS Technologies. Comunicación en congreso. Proc. SPIE. -. 2002. Proceedings of SPIE: VLSI Circuits and Systems. 515. 526

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Design of Synchronous Counters for Low Noise Low Power Applications Using Clock Gating Techniques. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems. Santander, Spain. 2002. Dcis2002 : Procceidings of the XVII, Conference on Design of Circuits and Integrated Systems. 163. 168

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Selective Clock-Gating for Low Power/Low Noise Synchronous Counters. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 448. 457

Parra Fernández, María del Pilar, Sanmartin Rodriguez, Pedro Mario, Acosta Jimenez, Antonio Jose:
A Technique to Generate CMOS VLSI Flip-Flop Based on Differential Latches. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. 2002. Patmos'2002. 209. 218

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Switching Noise Reduction in Clock Distribution in Mixed-Mode VLSI Circuits. Comunicación en congreso. Proc. SPIE. -. 2002. Proceedings of SPIE: VLSI Circuits and Systems. 564. 573

Martínez Madrid,M, Peralias Macias, Eduardo, Acosta Jimenez, Antonio Jose, Rueda Rueda, Adoracion:
Analog/Mixed Signal IP Modeling for Design Reuse. Comunicación en congreso. Design, Automation and Test in Europe Conference. Munich. 2001. Date Conference 2001. 766. 767

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Jimenez Fernandez, Carlos Jesus, Valencia Barrero, Manuel:
A Comparison of Switching Noise Generation in CMOS Binary Parallel Adders. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 80. 85

Acosta Jimenez, Antonio Jose, Parra Fernández, María del Pilar, Valencia Barrero, Manuel:
Characterization and Optimized Use of Digital CMOS Library Cells for Low Switching Noise Generation. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 623. 628

Ruiz de Clavijo Vazquez, Paulino, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Halotis: High Accuracy Logic Timing Simulator With Inertial and Degradation Delay Model. Comunicación en congreso. Design, Automation and Test in Europe Conference. Munich. 2001. Date Conference 2001. 467. 468

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Gate-Level Simulation of CMOS Circuits Using the IDDM Model. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Sydney. 2001. ISCAS 2001. The 2001 IEEE International Symposium on Circuits and Systems (Cat. No.01CH37196). 483. 486

Acosta Jimenez, Antonio Jose, Parra Fernández, María del Pilar, Juan Chico, Jorge, Valencia Barrero, Manuel, Jiménez Naharro, Raúl:
Reduction of Switching Noise in Low-Power CMOS Digital Circuits by Gate Level Optimization. Comunicación en congreso. International Workshop on Logic & Synthesis. Granlibakken, California. 2001. Iwls'2001. 101. 106

Parra Fernández, María del Pilar, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Reduction of Switching Noise in Digital CMOS Circuits for Pin Swapping of Library Cells. Comunicación en congreso. Power and Timing Modeling, Optimization and Simulation Workshop. Yberdon-Les-Bains, Suiza. 2001. Patmos'2001. 9.3.1. 9.3.10

Jiménez Naharro, Raúl, Parra Fernández, María del Pilar, Sanmartín, P., Acosta Jimenez, Antonio Jose:
Analysis of High-Performance Flip-Flops for Mixed-Signal Applications. Comunicación en congreso. Proc. Design Circuits and Integrated Systems Conference. Oporto. 2001. DCIS Conference 2001. 344. 349

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Study and Analysis of Low Voltage/Low Power CMOS Logic Families for Low Switching Noise. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1999. 377. 386

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Influence of Timing Schemes on Switching Noise Generation. Comunicación en congreso. Design of Integrated Circuits and Systems DCIS 2000. Montpellier, Francia. 2000. Dcis'2000. 788. 793

Jiménez, J., Acosta Jimenez, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
An Application of Self-Timed Circuits to the Reduction of Switching Noise in Analog-Digital Circuits. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'2000. 295. 305

Jiménez Naharro, Raúl, Jimenez, J., Acosta Jimenez, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion:
Self-Timed Implementation of the Code Syncronization and Correction Logic in a Pipelined Analog to Digital Converter. Comunicación en congreso. Design of Integrated Circuits and Systems DCIS 2000. Montpellier, Francia. 2000. Dcis'2000. 205. 210

Rodriguez Vazquez, Angel, Dominguez Castro, Rafael, Delgado Restituto, Manuel, Liñan Cembrano, Gustavo, Rio Fernandez, Rocio del, et. al.:
A Mixed-Signal CMOS Modem ASIC for Data Transmission on the Low-Voltage Power-Line With Sensitivity of 283uvrms At 10kbps. Comunicación en congreso. European Solid-State Circuits Conference. Estocolmo. 2000. Esscirc'2000. 456. 459

Peralias Macias, Eduardo, Acosta Jimenez, Antonio Jose, Rueda, a, Huertas Diaz, Jose Luis:
A VHDL-Based Methodolgy for the Design and Verification of Pipeline a/D Converters. Comunicación en congreso. Design, Automation and Test in Europe. Paris. 2000. Date'2000. 534. 538

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Delay Degradation Effect in Submicronic CMOS Inverters. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1997. 215. 224

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
CMOS Inverter Input-to-Output Coupling Capacitance Modelling for Timing Analysis. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos98. 74. 82

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Degradation Delay Model Application to Oscillatory Metastability. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'1999. 155. 164

Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Degradation Delay Model Extension to CMOS Gates. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'2000. 149. 158

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Gate-Level Modeling of the Delay Degradation Effect. Comunicación en congreso. Design of Integrated Circuits and Systems DCIS 2000. Montpellier, Francia. 2000. Dcis'2000. 537. 542

Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Inertial and Degradation Delay Model for CMOS Logic Gates. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Ginebra, Suiza. 2000. Iscas'2000. 459. 462

Acosta Jimenez, Antonio Jose, Juan Chico, Jorge, Valencia Barrero, Manuel:
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits. Comunicación en congreso. International Workshop on Power and Timing Modelling, Optimization and Simulation. Kos, Grecia. 2000. Patmos'2000. 316. 326

Peralias Macias, Eduardo, Acosta Jimenez, Antonio Jose, Rueda Rueda, Adoracion, Huertas Diaz, Jose Luis:
VHDL Models for Mixed-Signal Design and Test: a Case Study. Comunicación en congreso. Esd-Msd Mixed-Signal Test Workshop. 2000. Esd-Msd Mixed-Signal Test Workshop. 1. 4

Bellido Diaz, Manuel Jesus, Juan Chico, Jorge, Ruiz de Clavijo Vazquez, Paulino, Acosta Jimenez, Antonio Jose:
Concepcion de un Microprocesador: de la Especificacion a la Realizacion. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Verd, J., Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose:
Un Entorno Informatico de Ayuda a la Docencia de Sistemas de Comunicacion Optoelectronico. Comunicación en congreso. Congreso de Tecnologías Aplicadas a al Enseñanza de la Electrónica, Taee 00. 2000

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Logic Simulation of Oscillatory Metaestability. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 99. Palma de Mallorca, España. 1999. XIV Design of Circuits and Integrated Systems Conference, DCIS 99. 333. 338

Peralias Macias, Eduardo, Acosta Jimenez, Antonio Jose, Rueda Rueda, Adoracion, Huertas Diaz, Jose Luis:
A Methodology for Using VHDL Descriptions in Mixed-Signal Design: a Pipeline Analog to Digital Converters As Case of Study. Comunicación en congreso. Design of Circuits and Integrated Systems Conference. Palma de Mallorca. 1999

Acosta Jimenez, Antonio Jose, Peralias Macias, Eduardo, Rueda Rueda, Adoracion, Huertas Diaz, Jose Luis:
VHDL Behavioural Modelling of Pipeline Analog to Digital Converters. Comunicación en congreso. International Workshop on ADC Modelling and Testing. ???. 1999. Imeko99. 35. 39

García, T.A., Acosta Jimenez, Antonio Jose, Mora Gutierrez, Jose Miguel, Ramos Martos, Juan, Huertas Diaz, Jose Luis:
A Self-Timed Boundary-Scan Architecture for Multi-Chip Module Test. Comunicación en congreso. Mcm Test Advanced Technology Workshop. ?. 1998. Mcm98. 0. 0

Acosta Jimenez, Antonio Jose, Jiménez Naharro, Raúl, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Efficient Self-Timed Circuits Based on Weak Nmos-Trees. Comunicación en congreso. International Conference on Electronics, Circuits and Systems. Lisboa, Portugal. 1998. Icecs'1998. 179. 182

Rosing, R., Kerhoff, H., Richardson, A.M., Acosta Jimenez, Antonio Jose:
Clock Switching: a New Design for Current Test (DCT) Method for Dynamic Logic Circuits. Comunicación en congreso. IEEE European Test Workshop. . Barcelona, España. 1998. Etw98. 0. 0

Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Self-Timed Linear-Feedback Shift Registers. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 98. 1998. XIII Design of Circuits and Integrated Systems Conference, DCIS 98. 660. 665

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Accurate Input to Output Coupling Capacitance Modeling for Digital CMOS Inverters. Comunicación en congreso. Design of Circuits and Integrated Systems Conference, DCIS 98. 1998. XIII Design of Circuits and Integrated Systems Conference, DCIS 98. 368. 373

Parra Fernández, María del Pilar, Barriga Barros, Angel, Acosta Jimenez, Antonio Jose:
Desarrollo de un Entorno Informatico de Ayuda a la Docencia de Sistemas de Comunicacion. Comunicación en congreso. Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica, Taee 98. 1998. III Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica, Taee 98. 401. 406

Jiménez Naharro, Raúl, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel:
Performance Comparison of CMOS Differential Circuits for Low-Power and Self-Timed Applications. Comunicación en congreso. DCIS 97. Santander (ESPAÑA). 1997. Proceedings of the XII International Conference on Design of Circuits and Integrated Systems. 541. 546

García, T.A., Acosta Jimenez, Antonio Jose, Mora Gutierrez, Jose Miguel, Ramos, J.:
A Self-Timed Scan-Path Architecture. Comunicación en congreso. DCIS 97. Santander (ESPAÑA). 1997. Proceedings of the XII International Conference on Design of Circuits and Integrated Systems. 203. 208

Juan Chico, Jorge, Bellido Diaz, Manuel Jesus, Acosta Jimenez, Antonio Jose, Barriga Barros, Angel, Valencia Barrero, Manuel:
Fully Physical Characterization of the Delay Degradation Effect in Submicronic CMOS Inverters. Comunicación en congreso. DCIS 97. Santander (ESPAÑA). 1997. Proceedings of the XII International Conference on Design of Circuits and Integrated Systems. 465. 471

García, T.A., Acosta Jimenez, Antonio Jose, Mora Gutierrez, Jose Miguel, Ramos Martos, Juan, Huertas Diaz, Jose Luis:
A Self Timed Boundary Scan Cells for Multi-Chip Module Test. Comunicación en congreso. VLSI Test Symposium. Monterey, California (USA). 1997. Vts98. 92. 97

Acosta Jimenez, Antonio Jose, Bellido Diaz, Manuel Jesus, Valencia Barrero, Manuel, Barriga Barros, Angel, Jiménez Naharro, Raúl, et. al.:
New CMOS VLSI Linear Self-Timed Architectures. Comunicación en congreso. Asynchronous Design Methodologies. Londres, UK. 1996. 2nd Working Conference on Asynchronous Design Methodologies. 14. 23

Jimenez Fernandez, Carlos Jesus, Sanchez Solano, Santiago, Acosta Jimenez, Antonio Jose:
Metodología de Diseño de Circuitos Integrados VLSI. Comunicación en congreso. Congreso de Diseño de Circuitos Integrados. Toledo. 1992. DCIS 1992. 517. 518

Acosta Jimenez, Antonio Jose:
Optimized DPA attack on Trivium stream cipher using correlation shape distinguishers. Sesión no plenaria en Congreso

Acosta Jimenez, Antonio Jose:
Vulnerability Evaluation and Secure Design Methodology of Cryptohardware for ASIC-embedded Secure Applications to Prevent Side-Channel Attacks. Poster en Congreso

Otras Publicaciones

Potestad, Francisco Eugenio, Tena Sánchez, Erica, Jimenez Fernandez, Carlos Jesus, Acosta Jimenez, Antonio Jose, Valencia Barrero, Manuel:
Software para el testado de máxima frecuencia de criptocircuitos basados en cifrado por bloques. Otro Material Informatico. 2021. - Andalucía, España

Patentes:

Brox Jimenez, Piedad, Martínez Rodríguez, Macarena Cristina, Baturone Castillo, Iluminada, Acosta Jimenez, Antonio Jose, Castro Ramirez, Javier:
Método y dispositivo para generar identificadores y números verdaderamente aleatorios. Patente de invención, Propiedad industrial. Solicitud: 2014-03-20

Acosta Jimenez, Antonio Jose, Baturone Castillo, Iluminada, Castro Ramirez, Javier, Jimenez Fernandez, Carlos Jesus, Martínez Rodríguez, Macarena Cristina:
Method for generating piecwise-affine multivariable functions with on-line computation of the search tree and device for implementing same. Patente de invención, Propiedad industrial. Solicitud: 2013-06-04

Acosta Jimenez, Antonio Jose, Baturone Castillo, Iluminada, Castro Ramirez, Javier, Jimenez Fernandez, Carlos Jesus, Brox Jimenez, Piedad, et. al.:
Método para generar funciones multivariables afines a tramos con computación on-line del árbol de búsqueda y dispositivo para implementación del método. Patente de invención, Propiedad industrial. Solicitud: 2012-06-04

Tesis dirigidas y co-dirigidas:

Castro Ramirez, Javier:
Desarrollo y aplicaciones de técnicas de control de corriente de alimentación en circuitos integrados digitales CMOS. Tesis Doctoral. 2011

Parra Fernández, María del Pilar:
Ruido de conmutación en circuitos integrados digitales CMOS. Tesis Doctoral. 2010

Camuñas Mesa, Luis Alejandro:
Microchips Convolucionadores Aer para Procesado Asíncrono Neocortical de Información Sensorial Visual Codificada en Eventos. Tesis Doctoral. 2010

Jiménez Naharro, Raúl:
Una Aportacion al Diseño de Circuitos Integrados CMOS Autotemporizados. Tesis Doctoral. 2000